基于FPGA的信号发生器的设计与实现

信号发生器是数字设备工作中必不可少的一部分,文章主要研究了基于FPGA的函数信号发生器的设计思路和软硬件实现过程。首先介绍了该设计的总体方案,以及该方案中所使用的软件及硬件基本知识。在此基础上进行了硬件电路的设计,主要采用VHDL语言编写各个波形模块,将波形数据存储在rom中,通过控制信号时钟依次读出形成波形信号,基于Altera公司的cyclone II系列FPGA-EP2C50作为核心芯片,搭建外围转换电路,最后在软件Quartus上给出了系统仿真波形,验证了该设计的正确性。     

基于DDS的波形信号发生器的设计

直接数字合成技术（Direct Digital Synthesis,简称DDS）将先进的数字处理技术与方法引入频率合成领域,优越的性能和突出的特点使其成为现代频率合成技术中的佼佼者．应用AD公司的直接数字频率合成芯片AD9954作为核心并以TI公司的TMS320C5509A数字信号处理芯片作为控制部分,基于DDS技术结合水声实验的应用背景设计一种结构简便、性能优良的任意波形通信信号发生器．实验测试表明,该发生器不仅能产生正弦、余弦、方波、三角波和锯齿波等常见波形,而且还可以利用各种编辑手段,产生传统函数发生器所不能产生的真正意义上的任意波形．     

用移位寄存器实现满序列发生器

为克服伪随机序列发生器产生的序列周期长度小于2n这一缺陷,提出了一种新的满序列发生器设计方法.分析了伪随机序列发生器工作原理,指出其发生序列的周期长度小于2n的根源在于仅用异或运算产生反馈信号.所提出的满序列发生器设计方法则根据不同的发生序列采用相应的组合逻辑产生反馈信号,结果可使序列长度等于2n.给出了满序列发生器的定义,提出并证明了满序列发生器的一系列性质,给出了检测一个序列是否可以发生的方法,指明了一个序列是否可以发生只由序列本身决定.并将所提出的序列发生器设计方法应用在数字系统的测试中.     

基于高速DG的伪随机序列及其产生研究

针对专用伪随机序列发生器的不足,对基于高速数据发生器的伪随机序列及其产生作了较深入的研究。阐述了伪随机序列的几种码制和产生方式,提出了基于高速数据发生器的伪随机序列设计的一般原则和方法,并给出了典型伪随机序列在高速数据发生器中的设计实现和实验结果。     

智能函数发生器的VHDL设计与仿真

以函数信号发生器的功能为设计对象,运用EDA技术的设计方法,进行各种波形的输入设计、设计处理,项目校验和器件编程.在VHDL语言的编写中按照行为描述,寄存器传输描述,实现了几种波形的软件设计和具体逻辑元件结构的硬件映射.结合FPGA/CPLD的开发集成环境,产生了函数信号发生器的各种信号,同时完成了行为仿真、时序和功能仿真,给出了在GW48-CK型实验开发系统上实现的正弦波形仿真结果.实验表明采用该方法能生成锯齿波、三角波、阶梯波、正弦波等波形,实现了信号发生器的功能,说明该设计是行之有效的.信号发生器功能设计的方法可以推广到其它电子系统的设计中.     

基于CPLD的逆重复m序列伪随机信号发生器

利用Lattice公司的仿真软件ispLEVER3．0和VHDL语言,基于可编程逻辑器件CPLD设计了可用于地电系统相关辨识的多级伪随机信号发生器,分析了其硬件功能和控制程序模块。发生器产生的m序列和逆重复m序列信号的时钟周期由系统时钟频率的2次分频到2“次分频可变,移位寄存器级数由4级至23级可选。此外,为实现大功率发射,程序可以在两个同步的反向伪随机信号间插入关断脉冲。反复的实验证明,本文的信号发生器性能可靠、稳定,为进一步研制新型的电磁勘探仪器提供了良好的场源信号。     

基于FPGA的VGA显示技术在DDS信号发生器中的应用

本文基于现场可编程门阵列,采用Verilog HDL语言作为逻辑描述手段,在Altera公司的QuartusⅡ软件环境下开发了带VGA显示功能的DDS信号发生器,实现了波形和参数信息的显示,并介绍了波形和字符串显示技术,给出了两种方法的VGA波形显示效果图,以及对比性地分析了两种方法的特点。经过测试,改进后的方法显示的波形能够呈现阶梯连续的视觉效果。测试结果表明,基于FPGA的VGA显示控制能够正确处理波形和字符的显示功能,且可根据实际需要,灵活地改变显示内容,完成波形数据的稳定显示。与传统设计相比,该技术速度快,简单灵活,可应用于其它显示彩色波形、字符的应用场合。该研究具有广阔的应用前景。     

一种基于2-by-n元胞自动机的高质量伪随机数发生器

为了满足密码学对高质量的随机序列的需求,提出一种新的基于2-by-n元胞自动机的伪随机数发生器.并着重于最大周期的要求,首先介绍了在细胞自动机中与之相关的机制,随后给出了基于2-by-n CA的二维梯形伪随机数发生器,详细说明了该发生器的规则及最大周期.最后使用该发生器产生用于测试的伪随机序列.计算机模拟表明,提出的二维梯形伪随机序列发生器产生的伪随机序列完全可以通过FIPS 140-2测试标准,证明该发生器具有良好的统计特性,完全可以应用于密码学领域.     

一种信号发生器的设计

介绍了一种检索表式信号发生器的设计方法,该信号发生器可产生正弦波、方波、三角波、锯齿波等四种波形,而且各波形的频率在1HZ～1MHZ范围内可调,幅度在0～5V内可按0.1V步进.     

基于DDS技术的函数波形发生器

给出一种基于DDS技术的函数波形发生器设计方法.介绍了DDS技术在波形产生功能电路中的应用,并对FPGA实现DDS功能做了具体的说明.给出用单片机、FPGA、信号处理电路组成整个发生器的硬件结构和输出信号的波形.结果表明,该函数波形发生器具有输出频率稳定、准确,波形质量好和输出频率范围宽等优点.     

软件无线电台频率源模块的FPGA实现

为实现全数字化、软件化和可编程化的软件无线电频率源模块，给出了一种实用的软件无线电频率源模块的FPGA实现方案．该方案利用DDS技术，使用高性能FPGA器件，基于VHDL和“兆功能”库设计，使所有过程软件化、数字化，输出信号更具有高精度、高稳定度等特点．仿真结果表明了该方案的正确性，     

中频直接序列扩频信号模拟器的设计与实现

介绍了一种软硬件结合的中频直接序列扩频信号模拟器的设计与实现方法,并对模拟器设计的可行性进行了分析,得出了基带数据经过内插滤波和数字正交调制后,能够获得比基带数据率更高的中频调制信号的结论。结合直接序列扩频信号和高斯白噪声的特点,基于ICS-564数据回放板用软件模块实现了扩频信号和噪声信号的基带I、Q数据,并对该模拟器输出的加噪声和未加噪声的中频直接扩频信号进行了比较分析。     

简易数字信号传输性能分析仪的设计

为了更好地分析数字信号在传输过程所受码间干扰和噪音等因素的影响．文中设计了一个以FPGA为核心的简易数字信号传输性能分析仪,完成了数字信号发生器、伪随机信号发生器（模拟噪音源）、低通滤波器、加法器、数字信号分析电路的设计．该系统利用FPGA产生数字信号序列（M序列和曼彻施特编码序列）和模拟噪声序列（伪随机信号）,经过由低通滤波器构成的模拟信道进行传输,再由FPGA对数字信号分析提取出同步信号,最后在示波器上以眼图的形式来分析信号的传输性能．对截止频率与通带增益、数据率误差和眼图进行了实测．结果表明误差值均在允许范围内,系统工作稳定,眼图清晰,达到了设计要求的各项指标．     

High-Speed Noise-Based Random Bit Generator by Removing 1/f Noise with Differential Comparison

A design scheme of high-speed physical random bit generator is proposed by utilizing a wideband white noise as an entropy source. The difference operation between the wideband noise signal and its delayed signal is done to produce a series of binary code by a differential comparator.The D flip-flop,which is triggered by a clock, samples the output of the comparator. A random bit sequence at rates of up to 720.Mbit/s is obtained after the exclusive-OR operation. The differential comparison on noise signals can effectively eliminate 1/f characteristics of the amplified noise, and correct the probability density distribution deviation of noise signal amplitude. The quality of the resulting random sequence is verified using common tests of statistical randomness.     

一类混合混沌序列及其特性分析

提出将Logistic混沌序列与m序列以异或方式结合形成一类混合混沌序列的方法。用理论与统计分析相结合的方法对该混合混沌序列的周期、平衡性、相关性及线性复杂度等特性进行了系统分析。分析结果表明:该混合混沌序列的各项特性均较好,产生方法简单,可用数字电路实现,是一类很有应用前景的伪随机序列。     

基于DDS的宽带信号源的设计与实现

信号源是通信、电子测控等设备的基础单元,频带宽、精度高、谐波失真小的信号源是设计和制作的难点。本文介绍一种电压控制LC振荡器设计方法,采用直接数字频率合成技术（DDS）,选取高稳定度晶体振荡器做参考源,通过频谱搬迁,使电压控制LC振荡器达到了大于倍频程的输出带宽,频率范围从10MHz～40MHz,输出频率步进间隔为1M±1Hz,波形失真小,稳定度优于10^-6。     

数字码分多路复用遥测系统的研究

本文论述了数字码分多路传输的原理,提出了9路沃尔什码分数字多路复用系统的方案和原理逻辑电路,并进行了实验验证。特别对系统的关键与难点——沃尔什码组同步系统作了巧妙的设计。该系统对于需传被测参量较少的场合,是非常理想的传输设备。     

一种简易数字信号传输性能分析仪的设计

采用FPGA作为数字信号发生器,利用线性移位寄存器产生要求的M序列,作为数字信号以及模拟信道噪声信号。利用单片机（MSP430FG4618）产生不同的频率,控制M序列时钟,从而改变数据率。采用集成滤波器芯片LT1568,通过改变外围电阻,实现不同的截止频率,模拟信道幅频特性。信号分析电路采用低通滤波器降低信号噪声。同步...     

可编程逻辑器件在抢答器电路设计中的应用

针对实际应用的需要，利用可编程逻辑器件设计了抢答器.该抢答器单元电路的软件设计分别利用原理图设计、硬件描述语言设计完成.设计了控制主电路、数字显示电路、倒计时显示、违犯规定电路、编码译码电路功能，并利用美国Altera公司的MAX PLUSII工具软件完成了编译仿真验证；硬件选择Altera的MAX74000S系列的EPM7128LC84 15芯片来实现抢答器的系统功能.该抢答器具有很强的功能扩充性，应用效果良好.     

任意占空比数字信号位同步时钟盲提取的数字实现

该文用FPGA和DSP设计的双核数字系统结合软件算法完成了任意占空比数字信号的自动识别,实现了较宽范围的位同步时钟盲提取。同时根据双向打点原理,详细分析了盲提取位同步时钟频率产生误差的原因,并总结出双向打点盲提取频率相对误差和最大相对误差的公式。该公式对所有双向打点系统具有理论指导和工程实践意义。通过测试,采用150 MHz的打点时钟,对于12 Kbps以下的单极性非归零数字信号,可以很好地实现盲同步的频率跟随性。实验数据表明:对于相同速率的单极性非归零码(NRZ)和占空比为 D 的单极性归零码(RZ),RZ的盲提取频率相对误差是NRZ的1/(D, 1 ? D)_min倍。实验结论证明该文建立的盲提取频率相对误差公式是正确的。