共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
4.
在到达纳米级工艺后,传统的静电放电防护(ESD)电源箝位电路的漏电对集成电路芯片的影响越来越严重。为降低漏电,设计了一种新型低漏电ESD电源箝位电路,该箝位电路通过2个最小尺寸的MOS管形成反馈来降低MOS电容两端的电压差。采用中芯国际40 nm CMOS工艺模型进行仿真,结果表明,在相同的条件下,该箝位电路的泄漏电流仅为32.59 nA,比传统箝位电路降低了2个数量级。在ESD脉冲下,该新型ESD箝位电路等效于传统电路,ESD器件有效开启。 相似文献
5.
6.
7.
8.
9.
凸块是先进的半导体制造前段工艺良率测试所必须的,也是未来三维晶圆级封装技术的基础。随着移动互联网市场规模的不断扩大,以及40纳米及28纳米等先进IC制造工艺的大量采用,终端芯片对凸块加工的需求急剧增长。中芯国际与长电科技联手打造中国IC制造产业链。 相似文献
11.
《电子科技文摘》2006,(11)
中芯国际和芯原推出0.13um低漏电工艺的标准设计平台芯原股份有限公司和全球领先的代工厂之一中芯国际集成电路制造有限公司日前共同宣布,推出用于中芯国际0.13um低漏电工艺的芯原标准设计平台。该SDP包括用于单端口和双端口静态存储器的存储器编译器、扩散可编程只读存储器、双端口寄存器文件编译器、标准单元库以及I/O单元库。这种新的DSP被特别最优化,适用于低漏电和低电源,并且已经通过中芯国际的0.23umLowLeakageSiliconShuttlePrototypingService在硅中得到证明。此外,这种SDP支持业界领先的EDA工具,包括Cadence、Syno… 相似文献
12.
13.
<正>7月22日,Virage Logic公司和中芯国际集成电路有限公司共同宣布其长期合作伙伴关系扩展到40nm的低漏电工艺技术。Virage Logic公司和中芯国际从最初的130nm工艺合作起便为双方共同的客户提供具高度差异的IP,涵盖的工艺广泛还包含90nm以及65nm。 相似文献
14.
16.
《电子工业专用设备》2005,34(6):70-71
中芯国际宣布,其应用ARM926EJ^TM处理器内核的芯片成功地通过了ARM公司严格的可靠性认证。该芯片在设计过程中整合了ARM926EJ^TM内核及对应的嵌入式追踪宏单元(ETM9TM)芯片测试设备,在中芯国际成熟的0.13微米技术工艺上流片成功。应用了ARM926EJ^TM芯片的成功验证,进一步扩展了中芯国际同ARM公司(LSE:ARM;Nas—daq:ARMHY)的合作, 相似文献
17.
18.
<正>TSMC于5月3日宣布,采用28nm高效能工艺生产的ARMCortexTM-A9双核心处理器测试芯片在常态下的处理速度高达3.1GHz。TSMC是采用28nm高效能行动运算工艺实现此优异的成果,提供高速与低漏电的解决方案。配合各种设计最后 相似文献
19.