共查询到20条相似文献,搜索用时 140 毫秒
1.
2.
本文在简述无线个域网(WPAN)的基础上,介绍了IEEE802.15.3和IEEE802.15.4两种标准,对媒体接入控制(MAC)子层进行了分析。提出了将超宽带(UWB)技术应用于高速无线个域网和低速无线传感网的可能性,以及两种标准在UWB技术下需要改进的地方。 相似文献
4.
《无线电技术与信息》2005,(3):80-80
Qpass(R)在3月17日宣布,它已与地域性的无线公司U.S.Cellular Corp.签订了一份长期的许可协议。U.S.Cellular公司拥有490万用户,分布在25个州的148个市场区域,根据许可协议,U.S.Cellular公司将使用Qpass的MultiMedia Album解决方案为用户提供端对端传输服务,以供用户传输照片、媒体和消息等这些用户自己生成的内容。 相似文献
5.
6.
7.
《电信网技术》2006,(10):44-45
随着市场对更高数据速率和多样业务需求的增加,前反向链路不对称的cdma2000EV-DO Rev.0技术已不能满足市场的需要,cdma2000EV-DORev.A技术应运而生。cdma2000EV-DORev.A大幅度提高了反向吞吐量,并提供了完善的服务质量控制机制。朗讯科技(中国)有限公司所撰写的《朗讯领跑cdma2000EV-DORev.A》一文不仅通过与cdma2000EV-DORev.0的对比,介绍了cdma2000EV-DORev.A新引入的关键技术,而且结合朗讯公司设备特点,介绍了EV-DO平滑演进方案。作为成熟的设备提供商,朗讯公司不仅在cdma2000EV-DORev.A国际标准化和中国标准化过程中起到带头作用,而且积极参与EV-DORev.A相关产品的开发和试验网的部署,推动CDMA技术的发展。此文可供相关业内人士参考。 相似文献
8.
9.
10.
武金刚 《电子产品维修与制作》2014,(3):167-168
在Windows Server2012中,一些服务如Windows部署服务、DHCP服务器等需要.NET Framework3.5及更高版本支持。微软将.NET Framework3.5及其相关的组件已内置到Windows Server2012角色中,但在添加.NET Framework5.5及其组件时并非顺利,本文就向大家介绍如何解决安装中遇到的故障。 相似文献
11.
12.
A novel built-in self-test (BIST) approach to test the configurable input/output buffers in Xilinx Virtex series SoCs (system on a chip) using hard macro has been proposed in this paper. The proposed approach can completely detect single and multiple stuck-at gate-level faults as well as associated routing resources in I/O buffers. The proposed BIST architecture has been implemented and verified on Xilinx Virtex series FPGAs (field programmable gate configurations are required array). Only total of 10 to completely test the I/O buffers of Virtex devices. 相似文献
13.
I/O接口是笔记本电脑EMI超标的主要来源.通过对笔记本电脑周边接口在印制电路板上的布线和布局进行合理规划,以限制噪声信号随意进出I/O接口;同时对接口连接器在I/O口区域做适当接地可优化笔记本电脑的电磁兼容性. 相似文献
14.
I/O引发的数据一致性问题是多处理器系统数据一致性问题不容忽视的重要因素.多核使得处理器中的I/O一致性问题变得更加突出.另一方面,I/O访问模式的多样性使得单一的I/O一致性处理方法很难满足多样的I/O应用需求.本文首先分析了I/O应用访问模式,提出了I/O数据访问的七种特性;并根据I/O数据的访问特性提出了一种新型的自适应多核处理器I/O一致性处理方法,使得I/O一致性处理可以自适应地根据I/O应用进行动态调整,从而满足不同应用需求;最后,我们对自适应的I/O一致性处理方法进行了性能评测,评测结果表明该方法对不同的I/O应用均能获得很好性能. 相似文献
15.
《IEEE transactions on circuits and systems. I, Regular papers》2006,53(9):1934-1945
Overview on the prior designs of the mixed-voltage I/O buffers is provided in this work. A new 2.5/5-V mixed-voltage I/O buffer realized with only thin gate-oxide devices is proposed. The new proposed mixed-voltage I/O buffer with simpler dynamic n-well bias circuit and gate-tracking circuit can prevent the undesired leakage current paths and the gate-oxide reliability problem, which occur in the conventional CMOS I/O buffer. The new mixed-voltage I/O buffer has been fabricated and verified in a 0.25-$mu$ m CMOS process to serve 2.5/5-V I/O interface. Besides, another 2.5/5-V mixed-voltage I/O buffer without the subthreshold leakage problem for high-speed applications is also presented in this work. The speed, power consumption, area, and noise among these mixed-voltage I/O buffers are also compared and discussed. The new proposed mixed-voltage I/O buffers can be easily scaled toward 0.18-$mu$ m (or below) CMOS processes to serve other mixed-voltage I/O interfaces, such as 1.8/3.3-V interface. 相似文献
16.
Kawano R. Yamanaka N. Oki E. Yasukawa S. Okazaki K. Ohki A. Usui M. Sato N. Katsura K. Ando Y. Kagawa T. Hikita M. 《Advanced Packaging, IEEE Transactions on》2001,24(1):91-98
For an ATM switch system, we have developed a 100-Gb/s input/output (I/O) throughput optical I/O interface ATM switch multichip module (MCM) that has 320-ch optical I/O ports. This MCM is fabricated using ceramic (MCM-C) technology and very-small highly-parallel O/E and E/O optical converters. It uses 0.25-μm complementary metal oxide semiconductors (CMOS) ATM switch large scale integrations (LSIs) and has a total I/O throughput of up to 160 Gb/s. A prototype module with total I/O throughput of 100 Gb/s has been partially assembled using eight optical I/O interface blocks, each composed of a 40-ch O/E converter and a 40-ch E/O converter; the data rate per channel is from dc to 700 Mb/s. Using this module we developed an optical I/O interface ATM switch system and confirmed the operation of the optical interface 相似文献
17.
18.
19.
随着ADC采样速率和分辨率的持续提高,高速ADC的输出接口模块所需传输的数据率同步提高。传统的TTL和CMOS等数字接口逻辑已无法满足高速ADC的应用需求。为解决该类瓶颈限制问题,LVTTL、LVCMOS等优化的数字逻辑接口、更高速的差分串行LVDS、CML输出接口以及最近几年在光传输系统中所采用的Serdes接口均被运用于ADC输出接口。首先对上述运用于高速ADC的最新数据输出接口技术的原理进行了分析和讨论,其次重点介绍了该类接口技术在高速ADC产品中的具体应用,最后对该类接口技术的优劣进行了总结。 相似文献
20.
在数字系统的同步接口设计中,可编程逻辑器件的输入输出往往需要和周围新片对接,些时I/O接口的时序问题显得尤为重要。介绍了几种FPGA中的I/O时序优化设计的方案,切实有效的解决了I/O接口中的时序同步问题。 相似文献