面向服务架构下的仿真试验规划设计

仿真试验规划是仿真试验的核心部分,试验人员根据试验方案在试验规划阶段完成试验设计,包括硬件及软件环境的规划、仿真软件与应用程序的部署规划、试验采集数据与评估数据的规划等,进而实现试验闭环.在仿真试验规划设计中,引入正交试验设计方法完成指标设计,可以简化试验方案,达到优化效果.此外,面向服务体系架构(SOA)具有灵活性与标准化的特点,其应用于仿真试验规划设计,有利于功能的组合、扩展以及大系统仿真的集成、试验.     

激光捷联惯导系统的可靠性强化试验技术

可靠性强化试验技术作为一种新的可靠性激发试验技术在国外得到了广泛的应用,但在国内缺乏较为完善、科学的试验方案指南,制约了该项试验技术的推广使用.以某型光机电一体化产品的可靠性强化试验为例,对强化试验的方案制定、试验过程以及结果分析的全过程进行了探讨,给出了部分典型强化试验剖面和试验结果,并在此基础上对试验结果进行了分析.     

振动台加速度幅值均匀度试验研究

作为满足振动试验必不可少的工具,好的振动试验系统可以保证试验件在不失真的情况下试验,使试验受控,然而,如果振动台台面加速度均匀度不好,就会导致发生过试验或欠试验等问题。以某型振动台为例,研究加速度均匀度的测试方法,通过试验分析加速度均匀度的分布规律,可以提高振动试验的精度。     

新技术在电子战外场试验场景控制中的应用

电子战外场试验场景控制是电子战装备试验研究的重要课题,试验控制台、通信与自动测试新技术是提高外场试验指挥与控制、提高试验效率、缩短试验周期、降低试验费用的一种有效途径。介绍电子战外场试验指挥控制的特点,综述试验控制台、通信与自动测试等新技术在电子战外场试验场景控制中的应用。     

双作动筒串联加载控制技术

根据某验证结构静力试验,为满足试验件大变形情况下加载的要求,提出一种利用双作动筒串联的方式进行试验控制加载的技术.通过模拟试验的验证,所得到的试验数据满足结构静力试验中的要求,并在结构静力试验中成功运用,为以后类似的试验提供参考及借鉴.     

弹载测速试验方法研究

提出了一种用于弹载测速技术的试验方法,包括静态试验和动态试验。静态试验包括静态的软件调试和相关的验证试验,动态试验模拟实际的发射环境,进行数据采集,定时和测速等试验,而且结构简单,在实验室中就能进行。为弹载测速技术前期研究提供试验保证。     

基于无人机平台的电子对抗试验系统应用研究

基于无人机平台的电子对抗试验系统是试验领域的新兴手段,研究可用于试验实践的应用技术,提出无人机电子对抗试验系统的设计构成。根据无人机电子对抗试验系统典型的使用特征,详细分析试验适用性、航路设计原则、边界条件和组网技术。研究电子干扰测试系统与无人机平台的有机结合,创新试验应用理论,有效提高试验质量。     

主变发生近区短路故障跳闸后高压试验

电力变压器作为电力系统中重要的设备之一,变压器跳闸后,会给供电可靠性带来巨大威胁,影响电网稳定,供电可靠性降低,直接影响用户用电。主变事故跳闸后,应对主变进行试验,查找事故原因,判断主变是否异常,能否立即使用等等,从而达到快速复电。抢修试验一般包括变压器绕组变形试验、绝缘特性试验、变压器的直流电阻试验。针对上述三种试验,介绍了相关试验的试验方法,同时也对相应试验的试验原理进行了分析,对今后进行变压器抢修试验具有一定的借鉴意义。     

军用通信产品可靠性试验方案设计探讨

通过对常规可靠性试验方案的设计及其与环境试验的项目、应力强度和试验时间上的要求分析,提出了可靠性试验的复合试验方案及其设计方法,以解决常规试验方案设计之不足。同时对复合可靠性试验方案的设计与试验的实施提出了建议。     

LED寿命试验系统的建立

介绍了LED寿命试验系统建立过程,提出了寿命试验条件,采用科学的试验线路和连接方式,使寿命试验台不但操作简便、安全,而且试验容量大.完善的试验方案,消除可能影响寿命试验结果准确性的因素,保证了寿命试验结果的客观性和准确性.     

微波连接器绝缘电阻的测试

本文介绍连接器绝缘电阻的测试,重点阐述如何确定其测试条件,以保证测试的准确性和一致性。     

Test response reuse-based SoC core test compression and test scheduling for test application time minimization

This paper presents a novel approach to system-on-a-chip (SoC) core test compression and test scheduling. Every test set is compressed through the test responses of its preceding core in preprocessing step by simulation. Consequently, under our method the test sets contain two parts: (1) the test sets that are compatible with the test responses of their individual preceding cores. This part can be removed from their original test sets, and (2) the test sets that none of the test vectors from them are compatible with the test responses of their individual preceding cores. On hardware implementation, only a couple of 2-1 MUXs are needed. The algorithms for reordering the sequences of core-under-tests and those of the test vectors for each corresponding core are outlined for optimal test compression results. It needs neither coder nor decoder, thus saving hardware overhead. Power-constrained SoC core test pipelining consumes less test application time. Hierarchical clustering-based SoC test scheduling can be implemented easily, and the hardware overhead is negligible. Experimental results on benchmark ISCAS 89 demonstrate that our method achieves significant improvement of test time and less ATE requirement over the previous methods, and it does not discount the fault coverage of each test set, moreover, the fault coverage for some test sets is improved instead.     

利用Apache Jmeter进行Web性能测试的研究

性能测试是保证Web服务器性能的重要手段,也是开发过程中的一个重要环节。在性能测试软件中,Apache JMeter因其开源、100%纯Java界面以及简单方便的操作等特点在Web应用的相关性能测试方面表现得十分出色,通过介绍使用JMeter对Web服务器进行性能测试, 并结合具体案例根据JMeter提供的图形化界面分析Web服务器在不同的负载及压力环境下的性能。     

民航飞机机载音频系统可测试性研究

机载电子设备可测试性设计已成为飞机设计的重要组成部分,可提高电子设备的可用性及飞机的综合效能。本文结合机内测试、自动测试、边界扫描测试,维修总线等测试技术,介绍了边界扫描技术在民航飞机音频系统可测试性设计中的应用,然后讨论可测试性分配问题。以便在飞机总体设计和相应的系统设计过程中全面考虑其可测试性问题,使其成为机载电子设备的固有属性。     

A test set embedding approach based on twisted-ring counter with few seeds

Test data storage, test application time and test power dissipation increase dramatically for single stuck-at faults while tens of million gates are integrated in a System-on-a-Chip (SoC), which makes implementing fault testing for embedded cores based SoC become a challenging task. To further reduce test data storage, test application time and test power dissipation, this paper presents a new test set embedding approach based on twisted-ring counter (TRC) with few seeds. This approach includes two improvements. The first is that an efficient seed-selection algorithm is employed to exploit the high-density unspecified bits in the deterministic test set and so the test data storage for complete coverage of single stuck-at faults is minimized. The second is that a novel test-sequence-reduction scheme based on shifting seeds is proposed to reduce test application time that in turn reduces test power dissipation. Compared with the conventional approach, experiments on ISCAS’89 benchmark circuits show that the proposed approach requires 65% less test data storage, 68% shorter test application time and 67% less test power dissipation. Moreover, its hardware overhead is very small.     

一种基于测试集分组的广义交替码

测试数据编码压缩是一类重要、经典的测试源划分（TRP）方法。本文提出了一种广义交替码，将FDR码、交替码都看作它的特例；又扩展了两步压缩方法，将原测试集划分成多组，每组采用不同的比值进行交替编码，综合了交替码与两步编码各自的优势，弥补了FDR码，交替码对某些电路测试集压缩的缺陷，得到了较好的压缩率。实验结果表明，与同类型的编码压缩方法相比，该方案具有更高的测试数据压缩率和较好的综合测试性能。     

基于测试系统的FPGA逻辑资源的测试

FPGA在许多领域已经得到广泛应用,其测试问题也显得越来越突出。文章针对基于SRAM结构FPGA的特点,以Xilinx公司的XC4000系列芯片为例,利用检测可编程逻辑资源的多逻辑单元(CLB)混合故障的测试方法,阐述了如何在BC3192V50测试系统上实现FPGA的在线配置以及功能和参数测试。它是一种基于测试系统的通用的FPGA配置和测试方法。     

测试与最后工序之融合

目前,半导体工业正以飞快速度不断发展变化。面对成本压力和新封装技术,制造业和设备供货商们在设备能力、工艺和自动控制方面持续不断地加以更新和改进。在测试与最后工序领域中,成功的自动化解决方案是使测试与最后工序相结合,即从根本上转变它的设计形式而大幅度提高效率。它不仅包括大量已封装好的独立组件及高平行性的测试系统,也包括合并高速的最后工序系统。     

金属丝网屏蔽玻璃屏蔽效能的测试研究

文章介绍了金属丝网屏蔽玻璃屏蔽效能的测试方法,以及对屏蔽效能进行的分析.本文选择金属丝网这种常用的屏蔽材料进行测试,得到一些有工程应用价值的数据和结论,并以此来说明屏蔽技术在实际中的应用价值.     

A test of independence based on a generalized correlation function

In this paper, we propose a novel test of independence based on the concept of correntropy. We explore correntropy from a statistical perspective and discuss its properties in the context of testing independence. We introduce the novel concept of parametric correntropy and design a test of independence based on it. We further discuss how the proposed test relaxes the assumption of Gaussianity. Finally, we discuss some computational issues related to the proposed method and compare it with state-of-the-art techniques.