基于FPGA高阶FIR滤波器的实现

从FIR数字滤波器的基本结构模型出发,分析了FIR滤波器的设计思路及具体实现方法,详细介绍了FIR滤波器的分布式算法（DA）结构。通过分析计算,得到普通DA结构实现高阶滤波器会消耗大量的查找表资源,这样的资源消耗甚至令硬件资源不可接受。针对普通DA的不足,提出了改进型DA结构。并利用FPGA仿真软件分别对64阶FIR带通滤波器的两种改进型DA结构进行仿真,结果表明改进型DA结构所消耗的资源大幅度降低。从而验证了改进型DA结构在降低运算资源和提高性能等方面的优越性。     

FIR数字滤波器的FPGA实现研究

为了研究不同结构的FIR数字滤波器FPGA实现对数字多普勒接收机中FPGA器件资源消耗及其实现的滤波器的速度性能,在Xilinx ISE10.1开发平台中,采用Verilog HDL语言分别实现了FIR数字滤波器的改进的串行结构、并行结构以及DA结构,并在ModelSim仿真验证平台中仿真了实现设计.结果表明,改进串行结构的实现消耗资源少但滤波速度慢,并行结构的实现滤波速度快但消耗资源多,而DA算法的实现速度仅取决于输入数据的宽度,所以滤波速度通常较快且消耗的资源较少.     

FIR数字滤波器的FPGA实现研究

为了研究不同结构的FIR数字滤波器FPGA实现对数字多普勒接收机中FPGA器件资源消耗及其实现的滤波器的速度性能．在Xilinx ISE10．1开发平台中,采用VerilogHDL语言分别实现了FIR数字滤波器的改进的串行结构、并行结构以及DA结构。并在ModelSim仿真验证平台中仿真了实现设计。结果表明,改进串行结构的实现消耗资源少但滤波速度慢．并行结构的实现滤波速度快但消耗资源多,而DA算法的实现速度仅取决于输入数据的宽度,所以滤波速度通常较快且消耗的资源较少。     

基于优化DA算法的高速FIR滤波器设计

首先概述FIR滤波器的传统FPGA实现方式,在理论上分析基于FIR滤波器的DA(Distributed Arithmetic)算法及内部实现构架图,并提出可根据应用速率要求优化DA算法;最后通过MATLAB仿真和QuartusII仿真来验证其可行性。     

采用分布式算法的高速FIR滤波器ASIC设计

对DA算法的FIR滤波器和传统乘加结构FIR滤波器的性能进行了比较,介绍了改进DA算法的原理;对分别采用FPGA和芯片实现的DA算法高速FIR滤波器的性能指标进行了比较;介绍了ASIC芯片设计时存储器的可测性设计方法,以及存储器对布局布线策略的影响。最后,给出了版图形式的设计结果及电路验证信号波形。     

基于位并行DA结构的高速FIR滤波器

针对目前利用FPGA实现基于分布式算法(DA)FIR滤波器的不足,以及为了实现高速FIR滤波器,提出了一种位并行分布式算法结构的解决方案。采用位并行分布式算法和流水线式并行加法器树,在Xilinx Virtex5系列FPGA上实现了高速FIR滤波器。该滤波器工程经ISE 12.3综合、布局布线后,利用Modelsim SE 6.5和Matlab联合仿真。仿真结果表明,该设计可以提高滤波器处理速度,32阶的滤波器最高时钟频率可达到399.624 MHz。对滤波器进行进一步优化,节约了硬件资源占用。     

基于FPGA设计的FIR滤波器的实现与对比

描述了基于FPGA的FIR滤波器设计。根据FIR的原理及严格线性相位滤波器具有偶对称的性质给出了FIR滤波器的4种结构,即直接乘加结构、乘法器复用结构、乘累加结构、DA算法。在本文中给出上述几种算法的结构框图,并通过FPGA编程实现上述几种算法,并给出所用的资源来比较各种算法的优劣。     

一种基于LUT的改进FIR滤波器的设计

目前,在基于FPGA的滤波器设计中,仍然不能同时很好地减小面积消耗和传输延时.分布式算法(DA)由于具有节省硬件资源的优势而被广泛应用于FIR滤波器设计,但在某些系统的设计中,资源消耗和传输延迟仍然不能满足要求.针对分布式算法存在的问题,设计了一种基于LUT的改进FIR滤波器,在相同的滤波要求下,面积消耗和传输延迟更低.在QUARTUS Ⅱ上分别对DA算法实现的滤波器及改进LUT结构实现的滤波器进行综合仿真,结果表明,改进LUT结构实现的滤波器节省近15%的面积,而且具有更低的延时.     

分布式算法在FIR数字滤波器实现中的应用

文章提出了一种利用FPGA实现FIR数字滤波器的设计方案,在设计过程中应用了分布式算法(DA).FPGA有着规整的内部逻辑阵列和丰富的连线资源,特别适合于数字信号处理任务.分布式算法(DA)是一项重要的FPGA技术,它使得在FPGA中实现FIR滤波器的关键运算--乘加运算,转化为了查找表,大大提高了FIR滤波器的速度.文中给出了VHDL语言编写的程序和仿真波形.     

基于多项式分解的自适应FIR滤波器脉动结构

该文由多项式信号的并行表达得到一种FIR滤波器并行结构。通过对FIR滤波器并行结构的分析,提出了几种自适应FIR滤波器的并行处理算法．同时给出了相应的脉动实现结构。     

基于DA算法的FIR滤波器设计与实现

本文介绍了分布式算法(DA)在数字信号处理方面的应用原理,结合Altera公司的Cyclone系列芯片提出了实现FIR数字滤波器的硬件电路的方案,设计出一种16阶FIR低通数字滤波器,以及实现滤波器的VHDL语言,并进行了软件仿真.仿真结果表明此系统合理、可靠且满足设计要求.     

FIR滤波器的8路多相27子滤波器实现结构

高速FIR滤波器的8路多相直接分解实现结构的工作频率是单路串行实现结构的1/8,计算复杂度是单路串行实现结构的8倍。针对高速FIR滤波器的8路多相直接分解实现结构计算复杂度大这一问题,对FIR滤波器的多相并行实现结构进行了详细推导,提出了FIR滤波器的8路多相27子滤波器实现结构,提出的FIR滤波器的8路多相27子滤波器实现结构的计算复杂度是单路串行实现结构的3.375倍。FPGA实验验证了提出的FIR滤波器的8路多相27子滤波器实现结构的优越性。     

可变带宽FIR低通滤波器设计和RAG算法系数综合

提出使用简化加法器图算法综合可变带宽FIR数字滤波器。首先使用谱参数的方法建立可变带宽、线性相位的FIR低通数字滤波器的系统函数,通过使用加权最小均方的方法,得到了滤波器系数的最优表达式。然后基于可变滤波器结构为定系数FIR子滤波器线性组合的特点,提出使用筒化加法器图算法综合其硬件结构。该算法生成一种能最大程度地利用系数之间共享特性的加法器流图,使用较少的加法器个数和加法次数实现系数相乘。最后设计实例证明了可变带宽的有效性和该算法的高效性。     

采用多级子并行滤波器级联结构的并行FIR滤波器

在并行FIR的快速迭代短卷积算法(ISCA)基础上,采用多级小尺寸并行FIR结构级联结构,实现了一种新型并行FIR滤波器.在增加一定量的加法器和延迟单元等弱运算强度单元的情况下,大大减少使用的乘法器数量.一个采用3级(2×3×6)级联结构的2并行36抽头FIR滤波器仅需18个乘法器,比单级ISCA算法实现的FIR结构节省了67%,更适合于专用并行FIR滤波器的VLSI实现.     

并行分布式算法FIR滤波器的FPGA实现

分布式算法(DA)是FPGA中实现FIR滤波器的重要手段。采用基本DA算法实现较高阶数的FIR滤波器时,占用的硬件资源较高,且随着变量的位数增加,其串行运算的特点也使其运行速度不高。为此,运用并行式的分布算法,将原LUT分解为若干较小LUT,并使参加运算的各变量各位组合同时送达查找表。QUARTUSⅡ仿真结果表明,滤波效果良好,资源消耗减少,运行速度显著提高。     

一种基于FPGA的并行流水线FIR滤波器结构

提出了一种在FPGA器件上实现的流水线并行FIR滤波器结构。首先比较了FIR滤波器三种硬件实现所用的资源,然后在理论上推出该流水线并行结构滤波器的实现方法及其可行性,给出了硬件实现模块。实验结果表明,这种改进滤波器结构实现的算法可以灵活地处理综合的面积和速度的约束关系,使设计达到最优。     

基于并行流水线结构的可重配FIR滤波器的FPGA实现

数字信号处理常常是计算密集和高性能应用所要求的.FIR滤波器由于具有稳定性和简单性,在数字信号处理中常被采用.随着实时性和低成本要求的提高,对FIR滤波器的要求也越来越高.单一的流水结构和并行FIR结构都不能很好地满足要求.因此,提出一种FPGA实现的并行流水结构的FIR滤波器的实现方案.     

基于FPGA的FIR滤波器设计

数字滤波器在数字信号处理中占有很重要的地位,该文介绍了FIR滤波器的两种实现算法：乘累加算法和优化的分布式算法,其中分布式算法作为优化算法进行研究。其次,根据FIR滤波器理论,采用线性相位结构优化滤波器的设计。并给出了FIR滤波器的模块划分和FIR滤波器的主要模块的实现,最后对FIR滤波器进行了系统仿真和验证。     

基于FPGA的FIR滤波器高效实现

本文针对在FPGA中实现FIR滤波器的关键--乘法运算的高效实现进行研究,首先给出了将乘法转化为查表的DA算法,然后简要介绍整数的CSD表示和我们根据FPGA实现要求改进的最优表示;接着,本文讨论了在离散系数空间得到FIR滤波器系数最优解的混合整数规划方法;最后采用这一方法设计了最优表示离散系数FIR滤波器,通过FPGA仿真验证这一方法是可行的和高效的.     

3G移动通信中脉冲成形FIR滤波器的ASIC实现结构

数字滤波器是语音与图像处理和模式识别等应用中的一种基本数字信号处理部件。本文提出了一种3G移动通信脉冲成形FIR滤波器的定向系统芯片实现结构：基于分布式运算(DA,即Distributed Arithmetic)结构的查表法。使用了Alter公司的FPGA芯片-EP1KSOQC208-3,阶数和位数以及滤波器特性均可方便改变。