一种成像制导雷达控制信号系统的FPGA实现

本文成功地用一片ＦＰＧＡ芯片实现一种成像制导雷达的控制信号系统，与传统的中小规模集成电路相比，功耗，体积，成本均大为减小，可靠性明显提高，从而实现了成像制导雷达信号处理系统三大模块化结构，即：ＶＬＳＩＤＳＰ器件，存储部件和ＦＰＧＡＳ。     

电信技术讲座第八讲 数字信号处理器：通信数字化的利器

数字信号处理器 (ＤＳＰ)因其接口简单、编程容易、稳定性好、精度高、可重复性好、集成方便等特点 ,在通信、语音、图像、雷达、生物医学、工业控制、仪器仪表等许多领域得到越来越多的应用。今天 ,数字信号处理新技术及超大规模集成电路的飞速发展 ,使应用范围迅速扩大 ,为数字化事业的发展奠定了坚实的基础。1　ＦＰＧＡ上的ＤＳＰ从事图像处理、通讯、海量储存技术的工程师越来越依赖于硬件ＤＳＰ技术来实现或提高产品性能。许多传统ＤＳＰ处理器工程师越来越多地采用ＦＰＧＡ构成数字协处理器 ,甚至完整的处理器。据调查 ,2 0 0 0年全…     

一个实现FPGA硬线化的开发系统

ＳＭＰＧＡ是ＦＰＧＡ的一种硬线化设计，是ＦＰＧＡ的最佳低成本替代品。本文在简介ＳＭＰＧＡ基本原理的基础上介绍了一种实现ＦＰＧＡ向ＳＭＰＧＡ转换的开发系统，利用本系统可以迅速方便地完成由ＦＰＧＡ向ＳＭＰＧＡ的转换。     

可编程逻辑器件的发展走向

ＦＰＧＡ从结构上看，下几代ＦＰＧＡ在芯片内将包含内置的逻辑分析仪，支持Ｄ／Ａ和Ａ／Ｄ，并包含达到５００ＭＨｚ的差分接口。新一代器件将采用片内锁相环，在支持高速时钟的同时减少信号的畸变和实现时钟的复用；它们在提供更丰富的布线资源的同时，对逻辑和Ｉ／Ｏ功...     

一种基于FPGA和DSP的ISA无线扩频网卡

介绍了一种基于现场可编程门阵列（ＦＰＧＡ）和ＤＳＰ技术的ＩＳＡ无线扩频网卡,论述了网卡的工作流程和其总体设计原理,分析了ＩＳＡ总线与ＦＰＧＡ的接口原理,ＤＳＰ和ＦＰＧＡ接口原理,读写时序及ＦＰＧＡ的烧录流程。该网卡可用于双机或多机间的数据通信,其理想传送距离达１０ｋｍ。     

一个独特的FIFO接口子系统的设计

ＦＩＦＯ是数据处理经常用到的一个高速缓冲，可以说门类繁多，各种各样，文章介绍一种独特的ＦＩＦＯ接口子系统，在完成了本次读数操作之后，它使得ＦＩＦＯ自动地将下一单元数据输出到总线上，随时等待ＣＰＵ来读，并自动地继续上则不象常规作法那样去考虑ＣＰＵ繁琐的等待逻辑，另外该系统所有控制信号的产生均上一片ＧＡＬ２０ＲＡ１０和一片ＧＡＬ２０Ｖ８完成，该特点是基于可靠性和效费比的权稀考虑。     

CATV系统用彩电专题系列讲座 第二十三讲 采用I~2C总线控制的TV处理器TB1240AN组成的单片彩色电视机(上)

(上接第 12期 )采用新型的适用于ＰＡＬ/ＮＴＳＣ制中频和视频处理器大规模集成电路ＴＢ12 4 0ＡＮ的单片彩色电视机是在ＴＢ12 31/ＴＢ12 38芯片基础上又增加了许多功能。因为ＴＢ12 4 0能解调ＰＡＬ/ＮＴＳＣＰＩＦ信号、ＳＩＦ信号以及复合视频信号 ,使其转变成Ｒ .Ｇ .Ｂ基色信号和音频信号。若与ＳＥＣＡＭ处理器ＴＡ12 75ＡＺ配合 ,该芯片也适用于多制式彩电系统。ＴＢ12 4 0有一个模拟的Ｒ .Ｇ .Ｂ接口 ,所以很容易用该芯片组成画中画 (ＰＩＰ)彩电。由于ＴＢ12 4 0采用先进的ＣＭＯＳ工艺 ,使复杂的外围电路被最大程度地集成在ＩＣ…     

理想的系统级设计解决方案

电 子工程中的一个明显的趋 势是系统级的集成,将存储、处理和逻辑等元器件功能集成在一起能大幅度减少功耗,节约空间和成本。Ａｔｍｅｌ公司推出的现场可编程系统级集成电路（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅ Ｓｙｓｔｅｍ Ｌｅｖｅｌ ＩＣ,ＦＰＳＬＩＣ）包括了上述三种类型功能,即：存储器、处理器和逻辑电路。具备系统开发软件的ＦＰＳＬＩＣ可同时缩短产品的上市时间。但是人们自然会想到其它多种选择,如专用集成电路（ＡＳＩＣ）、高密度现场可编程门阵列（ＦＰＧＡ）以及ＡＳＩＣ／ＦＰＧＡ的混合体等,它们彼此之间有何不…     

用FPGA实现ATM信元的字头处理

本文探讨了采用ＦＰＧＡ Ｘ３０００系列芯片实现独立于承载码流结构的ＡＴＭ信元字头处理器的可能性，针对ＦＰＧＡ处理速度相对低于可能的承载码流速率的问题，着重研究了字头ＨＥＣ字段生成，扰码，信元定界，解扰等过程的并行处理算法。     

基于TMS320C6202的实时多目标识别跟踪系统处理平台设计

为解决电视捕获跟踪瞄准系统中算法复杂性与系统实时性之间的矛盾。本文设计了以最新ＤＳＰ芯片ＴＭＳ３２０Ｃ６２０２为核心处理器、基于ＦＰＧＡ和ＰＣＩ总线的实时多目标识别跟踪处理平台。通过对Ｃ６２０２和Ｃ６２０１芯片性能的比较，得出Ｃ６２０２适合实时图像处理的特点。重点介绍了该实时处理平台的基本组成、工作原理和系统优化措施。针对复杂背景下目标多、小、弱的特点，初步探讨了一种易于ＦＰＧＡ硬件实现的模糊边缘检测算法的理论基础。     

Windows环境下红外图像采集和处理系统

针对ＡＧＥＭＡ系列红外热像仪的特点及我研究所设计的图像采集卡的硬件性能,开发了基于Ｗｉｎｄｏｗｓ３．ｘ／９ｘ环境下的红外图像微机采集处理系统。该系统的设计融合了当今先进的图像采集和处理、数据库管理等技术,具有结构紧凑、功能强大等特点。尤其是增加了序列热图直接写盘、热图局部发射率修正、温度曲线拟合、局部区域管理、红外热图数据库管理等,使系统功能得到进一步完善。红外数据库的设计可方便地进行设备状态监测及维护,提高检测效率。文中详细介绍了该图像采集和处理系统各模块的功能。     

一种红外目标检测系统中实时信息处理机的设计与实现

介绍了一种空中红外目标自动检测系统中实时信息处理机的设计与实现.该实时信息处理机采用了高效的红外目标检测和跟踪算法,该算法实时性好、抗干扰能力强.同时良好的软硬件设计使得处理机处理能力强,实现了50帧/秒的处理帧频.全数字、模块化设计使得该处理机克服了传统处理机的不足.特别是USB2.0接口的引入使得系统的连接简单可靠,具备了很强的可维护性.     

Configuration and Extension of Embedded Processors to Optimize IPSec Protocol Execution

Security protocols, such as IPSec and SSL, are being increasingly deployed in the context of networked embedded systems. The resource-constrained nature of embedded systems and, in particular, the modest capabilities of embedded processors make it challenging to achieve satisfactory performance while executing security protocols. A promising approach for improving performance in embedded systems is to use application-specific instruction set processors that are designed based on configurable and extensible processors. In this paper, we perform a comprehensive performance analysis of the IPSec protocol on a state-of-the-art configurable and extensible embedded processor (Xtensa from Tensilica Inc.). We present performance profiles of a lightweight embedded IPSec implementation running on the Xtensa processor, and examine in detail the various factors that contribute to the processing latencies, including cryptographic and protocol processing. In order to improve the efficiency of IPSec processing on embedded devices, we then study the impact of customizing an embedded processor by synergistically 1) configuring architectural parameters, such as instruction and data cache sizes, processor-memory interface width, write buffers, etc., and 2) extending the base instruction set of the processor using custom instructions for both cryptographic and protocol processing. Our experimental results demonstrate that upto 3.2times speedup in IPSec processing is possible over a popular embedded IPSec software implementation     

DSP中基于指令并行和任务并行的DMA接口设计

在面向多媒体数据流的计算密集型的应用中，不仅要求DSP(数字信号处理器)有非常强大的数据处理能力，还要求其具有高速的数据输入、输出接口带宽。本文在传统DSP常用的增强型哈佛结构的基础上，提出一种DSP处理器DMA接口结构的设计方案．实现了基于指令并行和任务并行的DMA并行传输模式。通过6个常用的DSP算法程序实验验证．在片上存储器使用单口RAM的前提下，指令中带有片上Memory访存操作的指令占总指令的42．2％-94．3％时．这种方法设计的。DMA接口能够在DSP零开销的情况下，完成必要的数据传输。而且能够实现对Host处理器程序员透明的。DMA数据传输操作．有效地提高了DSP系统的性能。     

基于CPCI架构的大数据量红外图像实时处理系统

针对大规模、高帧频的红外探测器所具有的红外图像数据量大,对图像的传输速度和处理能力要求高的特点,提出了一种高性能的红外图像实时处理系统。该系统依托CPCI体系架构具有的传输速度快、扩展能力强、可靠、稳定等特点,通过利用FPGA+DSP的高速信号处理平台,实现大数据量红外图像的高速传输、实时处理、信息融合、目标检测和目标跟踪功能。该系统架构设计简单,使用灵活,扩展性好,充分结合了不同处理器件的优点,具有图像处理能力强、数据传输速度快、接口可靠方便和编程灵活等特点。该系统已经在具体项目中得以应用,能够满足大数据量红外图像实时处理的要求。     

分布式火控雷达训练模拟系统

本系统采用主从分布式结构，由PC机和8098单片机联网，进行数据采集、处理、通讯，为受训人员提供教学、操作训练、考核三种功能，同时系统具有自检测功能。着重介绍以单片机为中心的系统硬件结构，主机和单片机软件结构。     

Digital Synthetic-heterodyne Interferometric Demodulation Based on Embedded System

Optical fiber acceleration seismometer as an important instrument can offer high sensitivity, anti-jamming and non-touched advantage which has an extensive application field. Its signal processing ability will decide whole system＇s performance to some extent because it will affect directly the factors such as resolving power, precision and dynamic range. The signal processing is usually realized by analog circuits which was more inferior in stability, flexibility and anti-jamming to digital processing system. A digital processing system of optical fiber acceleration seismometer has been designed based on the embedded system design scheme. Synthetic-heterodyne demodulation has been studied, and signal processing has been realized. The double processors of ARM and DSP are employed to implement respectively the system control and signal processing, and to provide the output interfaces such as LCD, DAC and Ethernet interface. This system can vary with the measured signal in real time and linearly, and its work frequency bandwidth is between 10 Hz and 1 kHz. The system has better anti-jamming ability and can work normally when the SNR is 40 dB.     

一种基于MPC8270处理器的总线接口模块设计

随着嵌入式系统对数据处理能力以及多接口互联的需求不断提高,利用高性能处理器完成相关通信处理任务成为了提升系统整体性能的关键之一。本文描述了一种基于高性能处理器MPC8270的总线接口模块的设计,主要实现了实时数据传输处理及对外接口通信等功能,能够同时对多种不同类型的总线接口数据进行实时采集传输,并通过处理器进行解析处理。该模块具有处理能力强、接口丰富、集成度高、低功耗等特点,具有很高的应用价值,能满足大多数嵌入式设备的需要。     

DSP与FPGA的SRIO互连设计

在DSP+FPGA的高速图像处理系统中,针对系统数据量大、运算复杂的特点,提出了一种基于SRIO协议的DSP与FPGA处理器互连,并进一步使用FPGA中的MPMC控制器连接DDR2SDRAM,实现了图像处理系统内部处理器的共享存储。该方法通过在DSP和FPGA上编程,实现了SRIO协议中的存储器映射I/O事务(LSU)方式的传输,处理器之间通过SRIO接口传输的数据速率达到3.125Gb/s。实验结果表明,该方法有效地实现了处理器之间数据稳定可靠的传输,使系统内的数据交换灵活快捷,提高了DSP的协处理能力,很好地满足了处理系统实时性的需求。     

Study on adaptive job assignment for multiprocessor implementationof MPEG2 video encoding

The high demand on computation performance by multimedia information processing such as digital video compression and decompression has made multiprocessor computation more and more popular. In this paper, we present our study on adaptive job assignment for multiprocessor implementation of a Motion Picture Expert Group 2 (MPEG2) video encoding algorithm. Data partitioning technique is used for job assignment to the processors in the multiprocessor environment to exploit the data structure adopted by the MPEG standard that divides a frame of a picture into macro blocks (MBs) which are processed independently during encoding. An adaptive data partitioning scheme is developed to cope with the inherent nonuniform spatial distribution of motion activities, such that the computation load distribution over processors is as uniform as possible, which helps improve the speedup of the whole multiprocessor system. Simulations with several video sequences have shown that, in comparison to its nonadaptive counterpart, the adaptive scheme can effectively improve the speedup of the multiprocessor system. In addition, the speedup scales well with the increase of the number of processors used in the computation