射频SOI LDMOS功率放大器设计与仿真

简介了改进的绝缘层上硅横向扩散金属氧化物一半导体(SOI LDMOS)电路模型.根据改进的SOI LDMOS电路模型,采用射频仿真软件进行了射频功率放大器的设计与仿真.该射频功率放大器采用两级放大结构,采用了S参数设计方法和负载牵引方法设计.结果表明放大器的增益达到15 dB,输出功率达到25 dBm,功率附加效率大于40%.     

增益可控射频放大器

本系统基于压控对数放大器设计,由前级放大模块,中级放大模块,后级放大器模块,衰减器模块,键盘及显示模块组成.具有宽带手动连续调节功能.在前两级放大中,由宽带放大器0PA847实现10倍固定增益放大,输出放大一定倍数的电压,经后级由0PA695实现10倍放大,末级由衰减器模块进行衰减,达到12～60dB增益范围可调,衰减器HMC307的使用方便了增益控制,可以手控.系统采用屏蔽盒进行电磁屏蔽,提高稳定性和抗干扰能力.经测试,系统达到了题目所设定的所有指标.     

微弱信号高精度线性放大电路的设计

一般传感器的输出信号多为微弱的线性直流电压信号,电压值在几毫伏到几十毫伏之间,而测量仪表大多采用单片机进行数据的采集与处理,这就要求对传感器的输出信号进行高精度、线性的放大[1]。本文的设计电路由惠斯通电桥电路和两级运算放大电路构成,第一级运算放大电路由一个双运算放大器构成,双运算放大器可获得的较严格的匹配在性能上有显著提高;第二级运算放大电路实现二次放大和滤波作用。与传统的三运放差分放大电路相比,本设计电路具有较高的共模抑制比和较好线性度。     

迎合市场发展需求 WJ通讯HBT工艺优化功放线性度

随着3G、WiMAX、OFDM以及4G的发展,无线基站的性能变得更为重要,在基站发射器的信号链中包含三级重要的功率放大器:末级功率放大、驱动级和前置驱动级.末级功率放大由于需要高效率,因此B类偏置型放大器比较适合;驱动级要求线性度高于末级功率放大才不会增大失真,AB类放大器可以在线性度与效率之间折衷,因此成为他们大展拳脚的用武之地;而前置驱动在要求线性度很高,A类放大或者AB类放大可以保证线性度.     

2.4GHz 0.35-μm CMOS全集成线性功率放大器设计

片上系统射频功率放大器是射频前端的重要单元.通过分析和对比各类功率放大器的特点,电路采用SMIC0.35-μm CMOS工艺设计2.4 GHz WLAN全集成线性功率放大器.论文中设计的功率放大器采用不同结构的两级放大,驱动级采用共源共栅A类结构组成,输出级采用共源级大MOSFET管组成.电路采用SMIC 0.35-μ...     

两级差分晶体管功放的制作

本文介绍的功率放大器在输入级和电压放大级采用两级非对称结构的差分电路．放大线性好、频响宽，对温漂和电源波动影响抑制力强，音质甜美，韵味十足。值得一试。     

微伏级直流电压信号放大电路设计

针对微伏级直流电压信号测量过程中存在信噪比低、测量精度不高和抗干扰能力差的问题,设计一种以TLC2652为核心器件的放大测量电路,实现了对5~45μV范围内电压信号的精准放大。电路采用低通滤波电路、陷波电路降低内部噪声与外部干扰;采用隔离电路,隔离测量端对采集端的影响;采用线性稳压芯片进行电源模块的设计,提高测量精度并降低功耗。经仿真实验验证,说明所设计的微伏级直流电压信号放大电路具有抑制共模干扰、抑制温漂、稳定性好、抗干扰性强等特点,测量精度达到0.044%。     

雷达接收机高增益高稳定的线性主中放设计考虑

本线性主中放采用L－1590两级作30MHz中放，一级作初选放大，一级作宽带放大。再加一级差分窄带（Δf＝3MHz）放大，总增益G≥80dB，它是决定接收机增益和带宽的关键部分。并获得了光滑而对称的频率特性曲线，用在某雷达上性能稳定可靠地工作。本文着重叙述在高增益下达到高稳定的一些考虑。     

1.95GHz Doherty功率放大器设计

基于SMIC 0.18 μm RF CMOS工艺,设计了一款1.95 GHz的Doherty功率放大器.为了保持两路功放相位最大一致性,主功放(PA1)和辅功放(PA2)采用了同一种CMOS功率放大器,仅改变其偏压使其工作在不同模式.CMOS功率放大器为工作于AB类的两级放大电路,集成了输入和级间匹配网络;功分器以及λ...     

共集-共基放大电路性能两种分析方法

共集-共基组合放大电路具有良好的宽带放大特性,既可以作为缓冲级又能够提供一定的电压和电流增益.这些优异的性能和特点使其在模拟集成电路中得到了广泛应用.文章针对共集-共基组合放大电路的结构特征,在教学实践中按多级放大电路和差分放大电路形式探讨了在线性放大状态下其性能指标的两种分析方法,并相应阐明了其物理意义.     

MLE20/MJD20在甲类功率放大器中的应用

针对传统甲类功率放大器电路复杂、电路稳定性较差的缺点,设计开发了一种新的基于全对称互补差分放大电路的甲类功率放大器。该放大器采用MLE20/MJD20绝缘栅型场效应管作为电流放大管,通过对差分输入级、电压放大级、功率输出级中各元件参数的合理设计,降低了功率放大器的输出内阻,提高了电路的驱动能力及电路的稳定性。     

基于GaAs PHEMT的Ku波段宽带单片中功率放大器

设计并实现了一款Ku波段宽带单片中功率放大器,依据电路原理设计了功率放大器电路,利用ADS软件对设计的电路和版图分别进行了电学参数优化与电磁仿真.放大器采用0.25 μm栅长的GaAs PHEMT作为有源器件,芯片衬底减薄至80μm,采用了NiCr金属膜电阻、重叠式MIM(金属-绝缘体-金属)电容器、空气桥连接和背面通...     

用于电力载波输出的功率放大器设计

设计了一种用于电力载波系统输出级的功率放大器。使用两级放大电路,共射放大作为前级实现电压放大,OTL电路作为后级实现电流放大。首先对环境温度变化带来的影响进行了分析,实现了电力载波的室外实用性。然后从偏置电路、反馈电路等方面对电路进行了改进,降低了电路输出波形的失真率,并且使用PSpice进行仿真,设计出了一种切实可用的功率放大电路。     

一种基于线性功放技术的DC/AC变换器

介绍了一种基于线性功放技术的DC/AC变换器.该DC/AC变换器主要由控制电路和线性功率放大电路构成.采用二阶有源滤波技术、稳幅技术及线性功放技术,实现输入500 Hz方波信号到输出500 Hz正弦波信号的转变.这种DC/AC变换器具有输出波形失真度小,输出幅度稳定性高等特点.     

基于谐波调谐的双频高效功率放大器设计

为了满足无线通信系统对低功耗双频功放的需求,分析高效功放的阻抗条件,提出了一种新型双频输出匹配电路,包括谐波控制电路和基波匹配电路两部分.首先,通过调谐晶体管的谐波阻抗减小漏极电压和漏极电流波形的重叠,从而提高功放的效率;其次,通过公式推导得出双频阻抗匹配电路参数,将晶体管在两个频率下的最佳基波阻抗匹配至50Ω.为验证...     

基于PIN开关的可重构双波段功率放大器设计

为满足5G通信中多标准、多模式系统对功率放大器的需求,提出了一种新型的可重构双波段匹配电路结构.首先,在输出匹配网络中加入分布式PIN开关,通过开关的闭合与断开实现两个双波段输出匹配电路的良好匹配;然后,基于带通滤波器理论设计的宽带输入匹配网络,能够实现1.5～2.5 GHz频段内的良好匹配.为验证方法的有效性,采用C...     

基于BiCMOS工艺的D类功率放大器设计

文章首先详细研究了D类音频放大器和相关的BiCMOS的基本原理和结构,并在此基础上综合现阶段国内市场对D类功率放大器的需求,开发了基于0．6μm特征线宽、双层多晶、双层金属的多晶发射极BiCMOS工艺的D类功率放大器。该D类音频放大器,在5V电压下可以以1．4W／Ch的功率驱动阻抗为8的负载。它同样可驱动阻抗为4的负载,5V电压下提供的最大功率为2．1W／Ch。同时还详细描述了前置音频放大器,三角波产生电路、比较器,死区控制电路,输出驱动电路等子模块的设计内容。电路在Cadence环境下进行设计和仿真验证,经过仿真表明电路设计性能良好,符合设计要求,可广泛应用于便携式电子产品。     

一种用于高压PMOSFET驱动器的电压跟随电路

通常PMOSFET栅源电压为-20~20 V,而用于GaN功率放大器的高压PMOSFET驱动器,其工作电压为28~50 V,因此需要一种新型电路结构来保证PMOSFET栅源电压工作在额定范围。设计了一种新型电压跟随电路,采用新型多环路负反馈结构,核心电路主要为电压基准单元、减法器单元、误差放大器单元和采样单元,可产生稳定的跟随电压。该电路具有宽电源电压范围、高输出稳定性以及低温度漂移等特性。基于0.5μm BCD工艺对电路进行流片,测试结果表明,采用该电路的驱动器芯片,其电源电压为15~50 V,输出电压变化量约为0.6 V,在-55~125℃温度范围内,电压漂移量约为0.12 V,满足大多数PMOSFET栅源电压的应用要求。     

Modified class-F distributed amplifier

The class-F power amplifier is known for its high efficiency. The class-F single-ended dual-fed distributed amplifier integrates both class-F amplification and efficient power combining in the one circuit, without using additional n-way power combiners. In this letter the earlier reported circuit topology and design method is modified to account for drain parasitic reactances. A 1.8-GHz amplifier employing two packaged field effect transistors was designed and tested. The measured drain dc efficiency and corresponding output power with an input generator available power of 14 dBm was 71% and 22dBm, respectively.     

一种高CMRR和PSRR的共源共栅放大器

针对传统运算放大器共模抑制比和电源抑制比低的问题,设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构,第一级为差分结构的折叠式共源共栅放大器,并采用MOS管作为电阻,进一步提高增益、共模抑制比和电源电压抑制比;第二级采用以NMOS为负载的共源放大器结构,提高增益和输出摆幅。基于LITE—ON40V1．0μm工艺,采用Spectre对电路进行仿真。仿真结果表明,电路交流增益为125．8dB,相位裕度为62.8°,共模抑制比140．9dB,电源电压抑制比125．5dB。