EPROM在瞬时心率计中的应用

EPROM除了作计算机的存贮器外,在数字电路的设计中也应用得很广泛。例如,可以用它来实现译码和码制变换,存贮字符及波形等。吊EPROM设计组合逻辑电路,比用门电路设计方便,电路新颖简单,可靠性也好。其设计方法就是把电路的输入、输出真值表存贮在EPROM中,电路的输入作为EPEOM的地址选择信号,电路的输出从EPEOM的数据线上得到。我们在设计瞬时心率计过程中,应用EPROM实     

半导体不易失存贮器

一般的半导体存贮器与磁芯存贮器相比,有体积小、容量大、耗电低等优点。但是也有一个共同的缺点,就是存贮信息的易失性,即当电源断掉以后,半导体存贮器中存贮的数据不象磁芯那样可以保持下去,而是全部“丢失”。     

磁芯只读存贮器可靠性

DJS-112机(100系列机)是一台采用微程序控制技术的小型计算机,它需要一个只读存贮器存放微指令和初始引导程序。其技术要求是:存贮容量为192字×32位;工作速度长周期2.4微秒,短周期1.2微秒;读出时间小于300毫微秒;可靠性要高。考虑到取材条件和经济要求,我们选用预线式磁芯存贮器作存贮部件,在磁芯体结构上采用双磁环做存贮单元。这样既可使读“0”读“1”信号数值相等,极性相反,又可使每根线的驱动电流基本相同,保证读出信号的幅值离散小,从而提高读出放大器的鉴别能力,提高本部件的稳定性。此外逻辑设计还采用偶校验出错重读电路。只读存贮器逻辑结构图1是DJS-112机只读存贮器逻辑框图。μJd′_(0～7)为微地址寄存器,称作前台。它由八个D触发器组成,它们的状态由微指令地址字段μJd_(0～7)(后继地址)和     

半导体存贮器与磁芯存贮器的发展前途

一 半导体存贮器是六十年代中期问世的一种新颖存贮器件,它是大规模集成电路(LSI)中最有代表性的产品,其发展速度超过整个半导体工业发展的平均速度。由于它具有速度快、功耗低、体积小、成本低、可靠性高、外围电路简单等优点,因此近年来正有力地冲击着整个计算机存贮系统领域。表1、表2列出1976～1981年美、日、西欧半导体存贮器市场展望,从中看出其销售概况。1977年美国半导体存贮器的销售额达到6.32亿美元,而1971年只有0.7亿美元,即六年内增加了9倍。半导体存贮器在整个集成电路中的比重已由1971年的12％增长到1977年的30％。     

图象存贮体

在数字图象处理系统中,常常需要把整幅数字图象矩阵的信息或数字图象矩阵中的某一行、某一帧的信息存贮起来.因此图象存贮体是数字图象处理系统中不可缺少的关键部件之一.存贮数字图象信息的方法是很多的.一般有外存和内存,外存贮体有磁鼓、磁带及磁盘等.内存贮体有磁芯存贮体及半导体存贮器之分.在图象处理系统的设备中都采用内存贮体.由于半导体存贮器体积小、速度快、使用方便、价格比磁芯存贮体便宜.因此近年来都采用半导体存贮器.这里我们介绍一个应用MB8114半导体静态存贮器所设计的图象存贮体.它的容量为256×256×12位,写入速度取决于所连接的计算机速度,而读取速度是每一象点为0.2微秒.     

05系列微型机译码电路

在微型计算机中,译码电路主要用作存贮器选择、外部设备(I/O)选择以及输出命令的译码.国产051、052等微型计算机主要采用带控制端的3-8译码器5205构成译码电路(它的功能与INTEL8080系列中8205相同).在译码电路设计工作中,我们常常遇到两个问题:一是如何根据事先安排的地址,设计出最简单     

高速静态CMOS随机存贮器读写时间的测试

随机存贮器是电子计算机的一个重要部件,其主要功能是存放(写入)各种信息(数据、指令、中间结果等),和在计算机运算过程中不断从存贮器中取出(读出)存放的信息。存贮器主要指标有两个:一是存贮容量,另一是工作速度。一般要求存贮器工作速度能同运算器和控制器的速度相适应。近年来计算机中的主     

单片机中断技术研究与应用

文章研究将电平信号的变化转变为窄脉冲信号的电路;中断信号的编码和优先级输入及撤销;译码电路;多板卡结构的接口电路;以及多板卡结构的地址选择等电路的应用方法;分析单片机在多输入信号下的工作状况,提出可以用中断技术来提高系统的稳定性,最终给出中断技术系统的软硬件设计方案。     

摩托罗拉ADVISOR汉字寻呼机(下)

<正> 译码器电路原理 ADVISOR汉字寻呼机译码器电路由微电脑、输入/输出扩展模块、线性保障模块、CMOS保障模块、外部RAM、字符ROM和显示模块、倍压器模块、数据总线、EL背景照明电路、备用电池等组成,其电原理图见本期中心插页。 U1是微电脑模块,在译码电路中起着指挥所有工作的作用。它由微处理器、只读存贮器(ROM)、随机存取存储器(RAM)和输入输出线组成。 微电脑中事先写有程序。当寻呼机开机时,微电脑就按事先写有的程序工作,如读出EEPROM的内容,根据接收到的信息由程序控制接收电路给予高电平或低电平;对接收     

一种高性能16K(2K×8)NMOS-SRAM的设计与分析

本文描述一种性能较好的16K(2K×8)NMOS-SRAM的设计.该电路采用3μmNMOS双层多晶硅工艺进行制作.对它的结构、存贮单元、灵敏读出放大器以及译码电路等进行了分析和优化.用CAD电路模拟的结果与实测十分接近,取数时间为120ns,工作功耗为150mW.     

电子计算机随机存贮系统

随机取数存贮器是电子计算机的主要部件,其主要作用是存放指令数据及中间结果,因而其基本条件是:第一,能快速的进行随机性的存入和读出操作;第二,能按所需的地址选取或存入任意信息;第三,存贮信息的容量应足够大以满足解题需要. 可作为存贮器的器件种类很多,慢速的如继电器、凿孔卡片等,快速的如真空管、晶体管、电子束管、隧道管等电子器件.还有磁心、磁鼓、磁带、磁膜等磁性元     

Atmel推出四种新型LCD AVR闪存微控制器

(BW)(CA-MATRLX-SEMICONDUCTOR)Matrix半导体公司日前发布第二代3D集成电路存贮器技术，这是通过在单个芯片内建立多层存贮器以生产低成本、高密度半导体存贮器产品的一次创新，从而最有效地使用硅晶片。Matrix 3D(3DM)存贮器是一个可编程、非易失性存贮器，也是第一个基于Matrix半导体公司技术的产品系列。     

一个并行位选MOS存贮器的设计考虑

本文讨论了并行位选MOS存贮器的设计方案。用LSI技术能获得40K位的存贮容量,用字专和存贮字数都能扩大存贮容量。存贮器的实际体积较之用磁芯设计的体积要小得多。每位功耗同样比用磁芯的要小,全周期为1MS甚至更小,每位成本与磁芯设计成本进行了有利地比较。术语索引:地址选择技术,芯片互连的（?）虑,扇出的考虑,输入输出和地址寄存器,存贮器与计算机接口的实现,多层处理增速和减小单元尺寸,存贮器芯片的晶体管和导线数量,存贮芯片的结构,存贮芯片的输出逻辑,解决扇出问题,存贮器芯片的总数等等。     

以激光进行数据存贮与阅读

据美帝昂勒威耳公司的研究者说,未来的计箅机可用激光器贮存与阅读数据。研制中的一种存贮元件,可使一角银币大小的一块表面上存贮200万笔信息。使用一台1毫瓦的低功率激光器,可以每秒1亿笔的速率读出此种信息。这意味着其存贮密度较盘型存贮器高30倍,阅读速率较现有的大容量存贮器快10~100倍。     

采用复眼透镜的电子束数字存貯器件

BEAMOS(电子束寻址的金属一氧化物—半导体)是一个具有很高速度的永久性电子束数字存贮器件。其基本组成部分为:MOS存贮器平面和复眼透镜电子束信息存取系统。它们封装在一个密封的电子管里,存贮容量为3×10~6比特以上。本文详细地讨论了电子光学基本设计中存贮器件各部分的主要参数以及它们之间的相互影响。文章的末尾概述了存贮器件的进展。     

带液晶显示的无磁带放音机

<正> 传统的磁带放音机存在体积大、机械噪声高等缺点,限制了它的进一步发展。随着半导体技术的快速发展,半导体存贮器异军突起,其容量越来越大,体积却越来越小,价格也越来越低。若采用半导体存贮器代替磁带来存贮语音信息,则可实现放音机的小型化。我们设计了一种以EPROM或掩膜ROM为存贮媒体,能同步显示文字的放音机,其音响效果在主观上达到了令人满意的效果。 一、无磁带放音机的特点 这种放音机具有以下特点:(1) 采用89C51单片机作为CPU。(2) 采用语音信号处理芯片D6371A。这种芯片具有很强的语音压缩功能,4M位的存贮器可以存贮15分钟的语音信息。与之相配的编码解码(CODEC)芯片采用     

PC104模块在交换机中的应用

主处理器系统是整个交换机设备的控制中心,它主要完成向交换电路提供地址、数据通道,并对来自群路端口的数据流、用户电路信令和本地人机接口的信息及命令进行处理。本文主要介绍了PC104模块的功能以及它在交换机主处理器系统中的应用。     

低功耗64×64 CMOS快照模式焦平面读出电路新结构

介绍了一个工作于快照模式的CMOS焦平面读出电路的低功耗新结构-OESCA(Odd-Even SnapshotCharge Amplifier)结构该结构像素电路非常简单,仅用三个NMOS管;采用两个低功耗设计的电荷放大器做列读出电路,分别用于奇偶行的读出,不但可有效消除列线寄生电容的影响,而且列读出电路的功耗可降低1 5%,因此OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路采用OESCA结构和1.2μm双硅双铝标准CMOS工艺设计了一个64×64规模焦平面读出电路实验芯片,其像素尺寸为50μm×50μm,读出电路的电荷处理能力达10.37pC.详细介绍了该读出电路的体系结构、像素电路、探测器模型和工作时序,并给出了精确的SPICE仿真结果和试验芯片的测试结果.     

一种多功能大面阵读出电路数字模块设计方法

介绍了一种红外焦平面读出电路数字模块的设计方法。数字模块除了包括读出电路所必须的行选和列选信号之外,仅使用一位控制管脚,就可以实现读出电路的开窗、翻转、通道选择、工作方式选择、增益控制、功耗控制等多种功能,这种单管脚输入的设计方法可以有效的避免外围管脚过多带来的噪声等方面的影响,提高大面阵读出电路的稳定性和可靠性。电路设计选用0.18μm的工艺,采用全定制设计方法,阵列规模1280×1024。仿真结果证明电路可以正常实现所设计的功能,适用于大面阵红外焦平面阵列。     

低功耗64×64CMOS快照模式焦平面读出电路新结构

介绍了一个工作于快照模式的 CMOS焦平面读出电路的低功耗新结构— OESCA (Odd- Even SnapshotCharge Am plifier)结构 .该结构像素电路非常简单 ,仅用三个 NMOS管 ;采用两个低功耗设计的电荷放大器做列读出电路 ,分别用于奇偶行的读出 ,不但可有效消除列线寄生电容的影响 ,而且列读出电路的功耗可降低 15 % ,因此 OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路 .采用 OESCA结构和 1.2μm双硅双铝标准 CMOS工艺设计了一个 6 4× 6 4规模焦平面读出电路实验芯片 ,其像素尺寸为 5 0μm× 5 0μm ,读出电路的电荷处理能力达 10 .3