基于DSP的嵌入式语音处理平台设计

介绍了一种基于TMS320VC5402 DSP芯片实现的嵌入式语音处理通用平台。该平台利用巧妙的译码电路，在实现扩展最大48K外部数据SRAM的同时，也完成了系统的独立平行加载。同时平台还扩展了良好的人机交互模块。给出了系统硬件结构图、主程序流程图及实现系统并行自举的具体步骤。     

BCH编译码的DSP实现

介绍了信道编码中常用的BCH码的基本原理。讨论了TMS320C54X定点DSP芯片,结合CCS开发平台的特点,完成了以C语言为基础的BCH编译码的DSP实现。经测试,该软件设计在DSP硬件平台上运行良好,整个系统的各项性能指标均达到设计的要求。     

基于TMS320C64xx的多通道语音编码平台的设计

设计一种基于TMS320C64xx DSP阵列实现多路语音编解码的软件平台,以满足不改变软件框架即可实现各种语音编码算法的应用需求。在此软件平台中,采用现代语音编码算法"逐帧处理"的思想设计,优化DSP的HPI接口、McBsp接口的数据处理流程。通过EDMA控制器控制外部数据的接收和发送,不占用DSP的内核开销。该平台具有极高的编码效率和良好的扩展性。     

基于OMAP5912的语音采集系统的设计与实现

随着DSP及语音信号处理技术的发展,DSP已经成为语音信号处理的基本工具.基于不同型号的DSP,可以设计出多种语音采集系统.首先介绍OMAP5912和CODEC芯片TLV320AIC23的特性,然后设计了一种基于这两种芯片的语音采集系统.该系统已经在硬件平台上得以实现,实践证明,该系统具有很高的效率,能够满足实时信号处理的要求,可以作为一种语音信号处理进行算法研究和实时实现的通用平台.     

CVSD算法分析及其在FPGA中的实现

通过分析连续可变斜率增量调制(CVSD)的语音编译码工作原理,对CVSD的软件算法进行了详细地剖析.通过合理选取各参数的值,在FPGA中对CVSD算法进行了仿真和实现.在此基础上,提出了FPGA硬件平台实现方案,在硬件平台上对CVSD编译码算法进行了验证,同时和专用CVSD编译码芯片CMX639实现了互相通信.测试结果表明算法可行,设计正确,达到了良好的效果.     

基于ADSP-TS201的多DSP并行系统

介绍了一种基于ADSP TS201的多DSP并行系统设计与实现,以及其作为软件无线电平台的实际应用。重点分析了多DSP并行系统实现中的主要关键技术,即多DSP并行网络结构的设计、并行系统的控制管理软件的实现以及并行解调处理模块的任务分配。通过具体应用说明,该多DSP并行处理系统充分地体现了软件无线电的基本思想———模块化、扩展性和软件加载能力,作为软件无线电的通用硬件处理平台具备易修改、易维护的特点。     

高性能通用DSP寄存器扩展设计实现方法

本文提出一种高性能通用DSP扩展寄存器的设计及实现方法,该方法是我国自主研发的高性能通用DSP中实现寄存器堆扩展的一种新方法,其优点是在不影响现有指令集及指令机器码位宽的前提下,实现对处理器内部寄存器堆的成比例扩展。通过在我国自主研制DSP上的实际应用,证明了该扩展方法的有效性和实用性。     

基于IMBE语音编译码算法在PC机上的实时实现

对APCO 25集群通信系统中采用的改进型多带激励(IMBE)语音编码算法进行了分析,在Windows XP环境下,基于VC++6.0开发平台,利用声卡作为采集与播放设备,通过软件编程实现语音信号的实时采集、IMBE编译码以及译码语音的播放处理.IMBE语音编码算法占用带宽较小,编码语音质量高,适合多媒体语音通信使用.     

基于FPGA的信道编译码系统设计

论述了在整个无线收发系统中用软件的方法实现信道编译码系统的功能。信道编译码系统包括发射端的信道编码和接收端的信道译码两大部分。本系统的实现过程是:先通过软件编程实现各部分的功能模块,然后编程连接各模块,系统编译仿真通过以后载入FPGA(现场可编程门阵列)芯片,验证结果。实验表明,该系统结果符合了设计的要求。     

多通道数字电话的设计方案

给出了一种基于DSP技术实现的模数兼容的多通道数字电话的系统设计方案，设计中采用了DSP、低比特率语音压缩编解码、信道复用、快闪存储、串口和调制解调器通信等技术。在通用调制解调器构成的点对点通信平台上实现了两种语音的复用、传输及交换。     

基于DSP的数字语音压缩系统

给出了基于TMS320C6711 DSP和G.729A语音压缩标准的实时语音压缩和解压系统的设计方案,并给出了系统的软、硬件设计.在TMS320C6711高速平台上实现数字语音信号的实时输入、压缩、解压、输出,只需要移植应用程序,就可以实现其他语音功能的扩展.     

DSP实现G.729语音编解码的方法及关键技术研究

介绍了ITU-G．729语音压缩标准的编、解码原理，提出了一种基于DSP的软、硬件设计方案，并着重讨论了在实现过程中的几项关键技术。     

基于DSP的多功能数字语音记录系统

介绍了一种基于ADSP_2181并应用ITU-T的G.723.1标准进行语音编解码的多功能数字语音系统。首先给出系统硬件框图，对各模块功能进行了阐述；还介绍了IUP-T的G.723.1标准算法原理；重点论述了控制及接口的软件设计思想，并给出主程序流程图。实现语音信息的采集与播放，主观测评合成语音达到通信质量。     

基于DSP平台及G.729A算法的系统设计

应用TMS320VC5509A芯片,通过硬件和软件的设计与调试,实现了对G.729A标准的实时编解码,并应用最新的语音芯片TLV320AIC32,通过和5509A的无缝连接,简化了硬件设计,方便了软件的定点实现。     

基于Cortex-A系列处理器的网络电视APP的开发

以Cortex-A系列处理器作为硬件平台,以Android作为软件系统,开发了一款网络电视APP,该APP软件由网络传输模块、解码模块、播放模块以及UI设计模块组成.提出了软件需求分析,并在需求分析的基础上提出总体的软件结构并设计了相应的模块,模块间协同作用实现了软件功能.软件设计完成后,在基于Cortex-A8处理器的手机硬件平台上进行了软件的功能测试和性能测试.     

基于FPGA及MCU的AVS编码器设计

实现了对视频图像数据的采集﹑调度﹑实时编码及传输等功能。以FPGA实现的MCU为主控制器,对采集来的视频信号进行数据调度,将编码后的数据经I2C总线发送至上位机软件,同时对读取的码流解码,最终在PC终端上显示。根据硬件平台的结构特性,设计采用流水线结构对系统进行优化,保证了系统运行的高效性,实现了资源的最优化利用。在Xilinx Virtex-5的FPGA上实现并验证,系统可达的最高工作频率为170 MHz,且满足I帧的实时编码要求,实现高精度﹑高可靠性的AVS采编传输系统。     

H.264视频解码的软件优化

介绍了H.264视频解码原理,分析了基于Blackfin533的H.264解码的硬件平台和软件设计流程,重点讨论了C代码优化和汇编优化,最后对去方块滤波算法进行了具体优化,可缩短近10%的解码时间.     

数字音频总线硬件设计与仿真

利用现场可编程门阵列 (FPGA)设计实现I2S数字音频接口,并利用仿真软件通过各种码率进行仿真测试,同时搭建实际的硬件测试平台进行测试,结果表明,该硬件系统设计能满足实时性要求,并能提供较好的功效比,为基带处理器的专用集成电路 (ASIC)设计提供了良好的参考作用。     

Turbo乘积码在衰落信道中的应用

基于Turbo乘积码的编译码原理,利用Matlab仿真工具,对以(64,57,4)扩展汉明码为子码的Turbo乘积码进行迭代次数、量化比特数等不同参数的性能仿真,根据仿真结果选取最佳的设计参数,同时通过仿真给出了Turbo乘积码在衰落信道中的应用效果。结合Matlab仿真,在Quartus环境中完成编译码算法的硬件设计与调试,并将其应用到无线通信调制解调器中。测试结果表明,Turbo乘积码显著改善了调制解调器在衰落信道中的误码性能。     

基于矩阵乘法器的MP3解码优化设计

介绍了MP3解码器的工作原理,分析了各个解码环节的计算量和消耗时间。将MP3解码过程中耗时最多的子带综合滤波环节使用矩阵乘法器单元做了优化和改进,提出一种可大幅度提高MP3实时解码效率的软硬件协同设计方法,并在SoC仿真平台上得到实时验证,达到了较好的优化效果。由于SoC的设计方法比较灵活,可以根据实际需要设计硬件模块,所以该设计具有方便、灵活和可靠性高等特点,是工程实用价值较高的解码器。