多元LDPC码串行译码算法在光纤通信中的应用

将串行BP译码算法用在多元LDPC码中,降低了在光纤传输系统中的译码延时.详细介绍了在多元LDPC码中的串行BP译码算法和光纤通信系统的仿真模型.给出了在采用串行BP算法的LDPC译码器中,译码最大迭代数量对译码性能的影响,比较了采用传统的BP算法扣串行BP算法时LDPC译码器的性能.结果表明,采用串行BP算法确实能够提升LDPC译码器的收敛速度.     

多元LDPC码分层译码算法及其在QPSK调制下的应用

文章将二元LDPC码对数域的分层译码算法成功运用在多元LDPC码的译码过程当中。仿真结果表明,在理想加性高斯白噪声信道环境下,QPSK调制时,多元LDPC码分层译码算法的性能明显优于传统的对数域译码算法,因此它可以有效提升消息传递算法的收敛速度,减少译码延时。     

基于FMS算法的多元LDPC码的译码器设计

多元LDPC码具有比二元LDPC码更好的应用前景,但是过高的译码复杂度限制了它在实际系统的中的应用。在扩展最小和(EMS)系列的译码算法中,固定路径最小和(FMS)译码算法不仅具有很低的复杂度,还具有良好的性能。针对如何实现低复杂度的多元LDPC译码器,对FMS算法和分层译码算法进行了介绍,对FMS算法和EMS算法的性能和复杂度进行了对比,最后基于FMS算法实现了一种具有分层结构的译码器。该译码器基于FPGA平台设计,具有较低的硬件资源占用。     

LDPC译码方法研究及实现

本文主要研究了低密度校验码（LDPC码）的编译码方法及其硬件实现。在讨论几种主要的LDPC码的编译码方法的基础上，对LDPC译码错误产生原因进行了分析，提出了一种改进的置信传播译码算法——最小和算法，该算法在几乎没有增加运算复杂度的情况下，明显地提高了译码性能。同时，本文基于几何思想的LDPC码为例，提出了并串结合的FPGA实现方法，给出了仿真结果。     

FQPSK软解调信息提取新方法

为实现FQPSK调制与LDPC码结合的高功率和高效率调制编码系统,需要解码软信息的提取.通过应用卷积码的译码方式,得到了FQPSK的最大后验概率(MAP)软解调新方法,该方法能有效提取译码所需软信息,与LDPC码的SPA译码算法相结合,实现了LDPC码的软判决译码,得到了好的译码性能.FQPSK的新MAP解调比Viterbi解调方式有更好的性能,同时降低了接收机的复杂度.理论分析和仿真结果表明,新方法与多元LDPC码软解码方法联合,提高了功率的利用率和频谱效率,与QPSK调制方法相比,只有很小的性能损失,但系统的整体功率效率得到了提高.     

多码率LDPC码高速译码器的设计与实现

低密度奇偶校验码(LDPC码)以其接近香浓极限的性能得到了广泛的应用.如何在.FPGA上实现多码率LDPC码的高速译码,则是LDPC码应用的一个焦点.本文介绍了一种多码率LDPC码及其简化的和积译码算法;设计了这种多码率LDPC码的高速译码器,该译码器拥有半并行的运算结构和不同码率码共用相同的存储单元的存储资源利用结构,并以和算法与积算法功能单元同时工作的机制交替完成对两个码字的译码,提高了资源利用率和译码速率.最后,本文采用该结构在FPGA平台上实现了码长8064比特码率7/8、6/8、5/8、4/8、3/8五个码率的多码率LDPC码译码器.测试结果表明,译码器的有效符号速率达到200Mbps.     

LDPC编译码算法分析

低密度奇偶校验(LDPC)码是一种线性分组码,其纠错能力可以接近香农极限。针对LDPC码的编译码问题,分析了校验矩阵的构造方法。给出了LDPC码的编码算法以及算法的实现结构。分析了基于软判决的置信传播(BP)译码算法,并给出了可以进一步降低计算复杂度的简化译码方法。通过仿真对比了不同的译码算法在高斯信道下的译码性能。     

LDPC码全并行译码器的设计与实现

本论文用可编程逻辑器件(FPGA)实现了一种低密度奇偶校验码(LDPC)的编译码算法.采用基于Q矩阵LDPC码构造方法,设计了具有线性复杂度的编码器. 基于软判决译码规则,采用全并行译码结构实现了码率为1/2、码长为40比特的准规则LDPC码译码器,并且通过了仿真测试.该译码器复杂度与码长成线性关系,与Turbo码相比更易于硬件实现,并能达到更高的传输速率.     

基于可靠度的LDPC译码算法及其性能分析

由于低密度奇偶校验码(LDPC)具有逼近香农(Shannon)极限的优良性能和可实现高速编译码的潜力,使之成为信道编码领域最受瞩目的研究热点之一。主要研究对象是LDPC码的译码算法。先后介绍了LDPC码的基本概念和原理、编译码的结构原理和基于可靠度的迭代大数逻辑译码算法(RBI-MLGD)流程。译码算法是LDPC码的关键,译码复杂度的高低直接影响着系统的实现。通过Visual C++6.0编写该译码算法程序,并对该码字在8比特和4比特的量化参数下进行了算法仿真,结合Matlab 7.1对获得的数据进行画图,得到了针对该码字在RBI-MLGD算法下的译码效果。     

不同译码下LDPC码的图像应用

文中介绍了LDPC码的构造及其译码原理,该码在中短码长时具有很强的纠错能力,将其与图像传榆相结合,能够达到很好的图像传输质量。仿真实现了在AWGN信道下规则LDPC码的图像传输系统,用四种译码算法对LDPC码的性能做了仿真,并将其在图像传输中的效果做了比较。仿真结果发现,LDPC码采用不同的译码算法输出图像的效果是不一样的。     

极化码的参数捷变技术及性能仿真

极化码是首个能够从理论上证明接近信道容量的纠错码,于2016年11月和低密度奇偶校验码一并作为第5代移动通信的标准。针对极化码特有的蝶形结构采用Trellis对其进行了重新描述,详细分析了串行抵消列表译码算法。同时,基于密度进化理论给出了极化码的码参数捷变技术,能够在不改变编译码器硬件结构与程序的情况下实时、快速地改变编译码参数。仿真结果表明,在编码参数近似相同的情况下极化码的性能要优于低密度奇偶校验码。     

一种伪随机LDPC码构造方法与性能研究

低密度校验(Low-Density Parity-Check)码作为迄今为止性能最好的纠错码之一, 目前已经被许多数字通信标准广泛采用。伪随机低密度校验码(Pseudo-Random)是 LDPC 码的一个子类,已被应用于空间通信和无线网络技术。本文给出了一种基于有限域的伪随机 LDPC 码构造方法,并采用理论分析和仿真结果分析相结合的方法,对伪随机 LDPC 码的构造和编译码方法进行了研究,并给出了实现中适合的译码算法及量化方案。     

状态网格图的LDPC码在OFDM系统中的应用

介绍了LDPC码的编译码技术,提出了一种新颖的2状态网格图译码算法,研究了该码在OFDM系统中的性能,对不同的译码算法进行了比较.仿真结果表明,LDPC码在OFDM基带传输系统中用2状态网格图对其译码能够更好的对错误码进行纠错,提高码字性能,信息传输速率会大大提高.     

基于MRF的高性能二进制LDPC码译码算法

二进制LDPC码译码改进算法主要是提升硬判决性能或者降低软判决计算复杂度。本文应用高斯-马尔可夫随机场(Markov Random Field,MRF)模型实现信源参数估计,对信道译码端接收的比特序列进行对数似然比修正,在译码时加入信源的残留冗余信息来增加译码器的纠错能力。信源估计修正系数自适应可变,是由误码率参数调控。在计算复杂度不变的情况下,基于MRF的LDPC码译码算法有效提高了译码性能,降低误比特率     

可变码率BCH码编译码的FPGA实现

为了克服LDPC的误码平台,可采用BCH码与LDPC的级联。在参考了多种编译码结构的基础上,针对二进制BCH码,介绍了适合码率可变的编译码方法,包括短时延的编码,译码中的伴随式计算、错误位置多项式的计算、错误位置的求解、逆元素的求解和相关控制存储等模块所采用的算法及FPGA实现的硬件结构。通过测试,该算法结构占用FPGA资源适中,整体硬件实现可靠,在工作时钟为150MHz时,数据吞吐速率达到100MHz以上。     

Estimation of the exponent of the decoding error probability for a special generalized LDPC code

A special construction of a generalized low-density parity-check (LDPC) code and a low-complexity algorithm for his code decoding are proposed. A lower estimate of the exponent of the decoding error probability is obtained for the considered code and the decoding algorithm. This estimate leads the conclusion that, in an ensemble of considered LDPC codes, there are codes with rates as high as the code capacity and the exponent of the decoding error probability exceeds zero.     

LDPC硬件实现中的数据量化位数选择及其性能仿真

低密度奇偶校验(LDPC)码是基于稀疏校验矩阵的线性分组码,由于其优越的性能以及译码硬件实现的低复杂度,一直受到广泛关注.基于FPGA的译码硬件实现LDPC译码嚣的主要任务之一就是数据量化问题的解决.数据运算单元是整个译码器的核心,数据能否合理量化这一问题与该译码算法的可靠性、硬件电路的可实现性和译码性能密切相关.本文首先进行了译码算法的资源消耗分析,在综合考虑资源消耗和运算精度的基础上提出合理的量化数据选择,同时就量化数据位对译码器性能的影响进行了仿真.     

低SNR下基于LDPC译码的迭代SNR估计

针对低信噪比（≤0dB）下SNR估计的难题,提出了基于低密度奇偶校验码（LDPC）译码辅助的迭代SNR估计算法。该算法先采用期望最大（EM）原理及LDPC译码软信息实现SNR粗估计,再以不同SNR下LDPC软信息硬判结果满足校验矩阵约束程度的差异为判决依据,实现基于判决反馈的SNR精估计。仿真表明,该算法能以相对较小的计算复杂度,使LDPC编码系统在低SNR下获得了较高精度的SNR估计。     

数字电视传输系统中LDPC码编译码器的研究与设计

低密度奇偶校验码纠错能力强,能够在逼近香农极限的信噪比条件下获得很高的误码率特性,非常适用于无线通信。本文分析了在DMB-TH标准中LDPC码的构造、编码及解码算法原理,结合MATLAB仿真对其算法有效性进行了分析比较。