基于EPON系统ONU端RS层的设计方案

提出了EPON调和子层(RS)在光网络单元端的设计思想.首先介绍了调和子层要实现的功能,然后对设计方案进行了系统的描述,对各个模块进行了介绍,最后给出了工作流程.     

基于FPGA全参数化CRC的推导及实现

提出一种新型的全参数化CRC算法。详细地介绍全参数化CRC的算法原理,并给出算法公式的推理过程及结果,通过Verilog语言设计实现,给出了基于FPGA平台的仿真波形图,并成功应用于工程项目当中,最后详细分析了全参数化CRC算法在实现过程中的优势。这里提出的全参数化CRC算法,可以通过参数化配置,实现CRC-4、CRC-8、CRC-12等任何CRC-X的运算,亦可以实现任何数据位宽(数据位宽小于等于CRC校验码位宽)、任意生成多项式的CRC运算。     

并行CRC算法的实现

从实用角度出发,介绍了循环冗余校验码(CRC),并对CRC-16及CRC-32的算法、实现及其在雷达侦察接收机内部高速串行通信中的应用进行了阐述.     

UHF RFID系统中并行CRC电路的设计

针对UHF RFID系统中的并行循环冗余校验电路进行了设计和详细的分析。首先对基于经典的线性反馈移位寄存器的串行CRC电路进行了介绍,然后在串行CRC电路的基础上采用迭代法推导出了8位并行CRC电路。UHF RFID系统中采用了CRC-16的校验方法,因此该文着重以CRC-16为例,用Verilog HDL硬件描述语言设计实现了8位并行CRC-16电路,利用ALTERA公司的仿真工具Modelsim对其进行了功能仿真,最后在Quartus II 11.0开发环境下烧录到FPGA芯片上进行了板级验证。结果符合设计的初衷:一次处理1个字节的数据,且满足UHF系统通信速率的要求。     

40位以内任意长度的CRC计算及校验的实现

论述了40位以内任意长度的CRC计算及校验在TMS320C5000系列DSP中的实现方法。运用该方法能实现任意信息长度的40位以内任意CRC码的计算及校验，如常见的CRC-3、CRC-12、CRC-16、CRC-24、CRC-32等。该法充分利用了不同CRC码的共性及TMS320C5000的特点，具有代码简洁、运算速度快等特点。同时，该设计思路也可以方便地在其它DSP或单片机中实现。     

Fiber Channel协议中CRC编码的硬件实现

介绍了光缆通道（Fiber Channel）协议中CRC校验编码的原理和硬件的实现。并结合仿真结果对面向字节的CRC-32编码器进行了论述。     

CRC-1 6快速编码及其应用

论述了具有并行反馈寄存器结构的CRC-16快速编码器,在以单片机为数据终端的系统中完成了CRC-16快速编码的全过程.     

APON系统终端TC子层的设计

在简要介绍TC子层功能要求的基础上,结合VIRTEX系列的FPGA芯片的特点介绍了TC子层各个功能的技术实现方法以及在实现过程中所采用的模块化设计思想、流水线技术等关键技术。     

基于FPGA的E1信号校验电路的设计

针对通信中的基群信号传输校验问题,本文提出了一种基于FPGA的E1信号校验分析电路的实现方法。根据ITU- T的相关规定,以E1信号为对象分析了CRC-4校验原理,采用VDHL语言完成建模和仿真运行,在FPGA中较好地实现了信号的CRC-4校验。     

CRC—16的一种快速编码器的实现

本文从具有串行移位结构的循环检错编码器出发,通过分析,总结出了每次处理8bit的具有并行反馈移位寄存器结构的快速编码器。并计算出了联结矩阵,完成了两个用于软件编解码运算表,给出了软件编解码流程图。本文涉及的快选编码器已用于实际系统。     

Optimum cycle redundancy-check codes with 16-bit redundancy

Optimal binary cyclic redundancy-check codes with 16 parity bits (CRC-16 codes) are presented and compared to those in existing standards for minimum-distance, undetected-error probability on binary symmetric channels (BSCs) and properness. The codes in several cases are seen to be superior at block lengths of practical interest when they are used on low-noise BSCs. The optimum minimum distance obtainable by some CRC-16 codes is determined for all block lengths. For several typical low-noise BSCs the minimum undetected error probability achievable with some CRC-16 codes is given for all block lengths     

65nm工艺下基于PCI Express2.0协议的物理编码子层设计

设计了一种应用于PCIExpress2．0协议的物理编码子层,可以与物理媒介连接子层共同构成独立的物理层芯片。本文从面积与功耗方面对8b10b编解码的两种实现方法进行比较;并设计了复位控制器、头字符检测电路、时钟补偿弹性缓冲器、内建自测试等电路。全部电路在SMIC65nraCMOS工艺下综合,SS工艺角、工作频率500MHz条件下芯片面积为5500μmz,动态功耗为2．74mW。     

ATM支持中低速话音业务的新方案

时延和效率问题是ＡＴＭ不能很好地支持中、低速话音业务的关键,因此,ＩＴＵ－Ｔ提出了新型ＡＡＬ２规程－组合信元技术。ＡＡＬ２规程的基本思想是用一个ＡＴＭ连接支持多个ＡＡＬ２用户信息流,从而减少时延。ＡＡＬ２由公共部分子层（ＣＰＳ）和业务特定会聚子层（ＳＳＣＳ）组成,其中面向话音应用的ＳＳＣＳ是中、低速话音业务解决方案的核心,文中对其功能、业务、等时同步问题的解决等作了详细介绍。最后,还介绍了有关标准     

基于FPGA实现CRC校验功能的通用异步串口通信

UART作为RS-232协议的控制接口得到了广泛的应用,为实现准确的数据串口通信,在分析CRC生成算法的基础上,提出了一种简单、实用的UART设计与实现方案。该方案在串口通信中采用CRC-5校验,基于FPGA采用Verilog语言实现CRC-5校验模块,仿真结果与理论分析一致,达到了预期设计的目标。提高了通信的速度、可靠性和效率。     

MPEG-2传输流复用器中编码模型的研究

提出了符合MPEG-2国际标准中PSI分段的CRC—32的编码模型，进行了理论推导并在MPEG—2传输流复用器中验证了其正确性。     

一种基于LSB的易碎性数字盲水印算法

提出了一种基于LSB的易碎性数字盲水印算法.水印由m序列确定的嵌入像素LSB清零后的原始图像CRC-32值、有意义的二值图像及其CRC-32值组成,嵌入到由m序列确定的像素LSB中,有效地解决了信息隐藏、盲水印提取和篡改检测等关键问题.试验结果表明,该算法能够满足数字档案资料版权保护和篡改鉴真的要求,具有实用价值.     

基于FPGA的万兆以太网接口的设计与实现

介绍了IEEE802.3ae标准中万兆以太网物理层及媒质接入控制子层的相关协议.以10GBASE-R应用物理环境为例,阐述了万兆以太网接口各个单元模块的功能和设计实现方法.FPGA仿真结果表明,该万兆以太网接口可以实现以太网之间的万兆接入,对以太网的应用空间和性能提升有着重大的意义.