共查询到20条相似文献,搜索用时 109 毫秒
1.
2.
3.
采用80186单片机和ISP EPLD器件完成了雷达中用于导弹制导的无线电修正信号编码器的设计。本文介绍了该编码器的器件组成及软件的实现流程。 相似文献
4.
简要阐述了DVB/MPEG一2系统的编解码过程和有关信息的含义及PID码,列举出DVS系统的主要参数结台实际说明采用MVl2编码器需要的测试和调整,有助于读者了解和处理同类数字压缩系统的编码器更新。 相似文献
5.
6.
本文依据国际上关于ISO/MPEG数字语音压缩的最新标准和数字语音编解码的最新进展,对数字语音的压缩和数字语音编码的兼容性及选择原则做了较全面的分析,并对一些最新的数字语音编码器产品做了介绍。 相似文献
7.
数字音视频编码器在数字电视系统中占有核心地位,对其进行软件保护具有非常重要的现实意义.在对数字电视系统整体结构进行分析的基础上,深入研究了数字电视中编码器软件的加密技术.针对现有编码器中加密方法的不足,提出了一种基于硬件信息的软加密技术,以具有唯一性的多项硬件信息为加密依据,采用MD5算法对获得的信息进行加密,充分考虑了编码器“一机一码”的需求,从而可以有效防止非法注册.此外,系统合理地选择了非对称RSA算法来防止非法注册的生成,对编码器软件进行加密保护.测试表明,该方法加密及破解强度均很高,能够很好地完成编码器软件加密要求,从而可以有效地保护编码器软件发行商的合法权益. 相似文献
8.
本文提出一种用于数据通信串行传输的可编程半固定编码器,它可以取代采用移位寄存器的常规设计方法,广泛用于有线或无线通信的信源,提供各种命令、控制、状态等信息,使用方便灵活,性能稳定可靠,尤其适合商品化生产。 相似文献
9.
高速并行BCH(2184,2040)编码器的VLSI优化设计 总被引:2,自引:0,他引:2
介绍一种实现并行BCH编码器的设计方法,并基于TSMC 0.18μm CMOS工艺设计了用于高速光通信FEC(前向纠错)级联码的并行BCH(2184,2040)编码器.采用树型结构减少逻辑层次,选择适当的共享子表达式减少逻辑门的数量,并用限制共享子表达式的最大个数和负载均衡方法降低BCH长码的扇出瓶颈影响,减少关键路径的延时,提高工作速度.优化设计的并行BCH(2184,2040)编码器可以实现2.5Gb/s的数据吞吐率. 相似文献
10.
POCSAG码编码原理及编码器的实现 总被引:1,自引:0,他引:1
本文给出了POCSAG编码方法,提出了在单片机上实现的编码算法,用8031组成的系统实现了POCSAG编码器,该编码器不仅可用于无线寻呼台,还可用于BP机科研、维修,电子防盗器,是一种多用途的编码器。 相似文献
11.
CRC-1 6快速编码及其应用 总被引:1,自引:0,他引:1
隗永安 《信息安全与通信保密》2000,(3):75-80
论述了具有并行反馈寄存器结构的CRC-16快速编码器,在以单片机为数据终端的系统中完成了CRC-16快速编码的全过程. 相似文献
12.
设计了一种语法元素指令流驱动的全流水CABAC(Context-based Adaptive Binary Arithmetic Coding)熵编码VLSI结构,并对提出的语法元素级分组并行算术编码器的体系结构进行了设计和开销评估.该并行方法可以与现有符号级并行算法正交,可同时使用,适合大规模片上并行视频编码器;相比标准CABAC,增加约55%的晶体管即可实现2倍以上的符号处理加速比和>1Gbin/s的吞吐率. 相似文献
13.
ITU-T建议是国际电信联盟于1992年制定的比特率为16kb/s的低延时CELP类语音编码器.G.728AnnexG是其补充定点算法建议.该文首先介绍了G.728定点算法的特点和Intel MMX技术,然后详细讨论了用MMX指令对G.728的LD-CELP定点算法实现优化一些关键技术,最后给出了优化前后算法速度的对比. 相似文献
14.
针对建筑施工电梯的工作需要,采用先进的编/译码器,研制成一种结构新颖、操作方便、成本低廉的N∶1无线呼叫通讯系统。文章介绍了系统的功能要求及各组成部分的设计原理。接收系统使用4片MC145027,可译出64个楼层的呼梯信号。由于设计了一种独特的发射互锁环,有效地解决了多个楼层同时呼梯的冲突问题。本系统可用于建筑施工及其它场合。 相似文献
15.
DTMF编码器以其误码率低、工作可靠而被广泛应用,特别是在无线电传输中更显示出它在调制、解解、发射、接收方面的突出优点性。文中介绍利用DTMF信号构成地密码器,对其电路进行分析论述,最后给出实现电路原理图。 相似文献
16.
卷积码编码原理的解释 总被引:1,自引:0,他引:1
现有的信息论与编码教材在介绍卷积码编码时通常是直接给出码的生成多项式或编码器的移位寄存器实现,没有将编码原理和卷积相联系.本文从离散时间系统引出卷积码编码器的移位寄存器实现,深入浅出地阐明了码生成多项式矩阵的由来及其重要性,同时采用计算离散时间序列卷积的方法求解编码输出序列,从而对卷积码编码的原理以及卷积二字的含义给予了更精准的解释和验证. 相似文献
17.
18.
19.
20.
提出了一种应用于JPEG2000标准的4级流水线MQ编码器设计方案.采用状态超前更新,前导0位超前检测和字节输出缓冲策略,解决了在上下文(CX)状态表更新、归一化及字节输出过程中的反馈和循环等问题,提高了编码效率.同时,对关键路径处算法进行优化,提高了系统工作的时钟频率.该设计使用VHDL语言在RTL级描述,并在FPGA上对其进行了仿真验证.实验表明,在Altera的StratixⅡ EP2S601020C4上,编码器的工作效率可以达到1CxD/cycle,最高工作时钟频率可达99.66 MHz. 相似文献