3G-TD移动终基带信号处理器设计与实现

文章介绍了一种基于ARM、DSP和FPGA体系结构的3G-TD移动终端基带信号处理器。该系统能灵活实现移动通信系统中基带信号的各种处理,通过无线信号实现移动终端同基站之间的发送与接收,而且能够与不同基站之间信号进行切换。同时也给出了该系统的硬件设计、软件设计及其应用。并且满足标准兼容和客户对于功能改善、成本和电池寿命的需求。     

WCDMA基站下行专用信道基带处理模块的一种三阶段前向流水式实现方案研究

根据3GPP相关协议对WCDMA基站下行专用信道基带处理模块的数据处理过程及影响基带处理模块实现的关键特征进行了详细分析；给出了一个同时支持16路下行专用信道的基带处理模块的设计目标。在比较了采用多DSP处理器的“全软件”方案、采用大规模FPGA结合DSP处理器方案各自的可行性和局限性之后，提出了一个采用多DSP处理器结合大规模FPGA的“三阶段前向流水式”实现方案并给出了实现方案的设计框图。     

移动数字信号基带处理平台的设计与实现

设计了基于ARM,DSP和FPGA多处理器的分时长期演进系统(TD-LTE)移动数字信号基带处理平台。该处理平台能够灵活实现移动通信中基带信号的各种操作,主要功能模块包括协议软件实现、物理层算法实现、系统定时等。经测试,在LTE模式及20MHz带宽下,平台符合LTE标准技术指标要求,验证了其实时性、高效性。另外,该基带处理平台从硬件设计上还满足TD-SCDMA,WCDMA,CDMA2000等各种无线通信系统的数字信号处理需求,只需适当修改部分软件,即可实现多种制式的基带处理功能,具有良好的通用性。     

移动数字信号基带处理平台的设计与实现

设计了基于ARM,DSP和FPGA多处理器的分时长期演进系统(TD-LTE)移动数字信号基带处理平台。该处理平台能够灵活实现移动通信中基带信号的各种操作,主要功能模块包括协议软件实现、物理层算法实现、系统定时等。经测试,在LTE模式及20 MHz带宽下,平台符合LTE标准技术指标要求,验证了其实时性、高效性。另外,该基带处理平台从硬件设计上还满足TD-SCDMA,WCDMA,CDMA2000等各种无线通信系统的数字信号处理需求,只需适当修改部分软件,即可实现多种制式的基带处理功能,具有良好的通用性。     

移动终端管控系统基带板卡硬件设计与实现

移动终端管控系统是一种关联紧密的多通道信号处理系统,基带板卡是其有效保障。给出了一种DSP+ARM+FPGA多通道基带板卡设计方案,进行基带板卡硬件架构、功能和技术需求设计,对系统硬件电路进行详细设计和实现。通过测试验证了硬件设计的可行性。     

PHS基站信号再生设备的设计与实现

介绍了一种新型PHS基站信号再生设备的设计与实现方法,完成了该系统的硬件模块设计和软件设计及编译,并对软件流程进行了详细的介绍。该系统主要采用小灵通基带芯片ML7338(ARM7TDMI核)和RDA5206射频模块,实现对射频信号的解调,同时对基带信号重新编码再调制发射,很好地解决了普通直放站射频干扰问题。所设计的信号再生设备能实现对PHS信号的变换与转发,能够有效解决当前小灵通网络的盲区问题。     

FPGA平台上的远程静态应变测量系统设计

设计了一种基于FPGA和ARM架构的多通道远程静态应变测量系统.采用FPGA控制多通道模数转换模块实现多路应变信号的采集和数据处理,利用ARM和网络模块实现FPGA的控制及其与远程终端之间的以太网通信.系统可通过远程终端控制现场测量节点的参数设置和32路应变信号的采集、处理和存储.该系统采用模块化和通用化设计方法,可实现数据采集通道的减少与扩展,同时也可应用于其他数据采集场合.     

基于达芬奇技术的SMFT终端实时图像处理系统研制

针对太阳磁场望远镜(SMFT)终端海量图像数据的传输与处理等问题,设计并实现了基于达芬奇技术的嵌入式实时图像处理系统.利用UML建模抽象出核心对象.描述整个系统的行为并指导系统的设计.系统硬件上围绕双核(ARM DSP)达芬奇处理器DM6446进行了设计和实现;系统软件上对ARM端的Monta VistaLinux操作系统和DSP端的DSP/BIOS嵌入式实时操作系统进行了客制化裁减和BSP开发;用户软件上设计并实现了一系列图像处理和识别功能,包括CMOS图像传感器成像控制、图像预览、图像预处理、太阳磁图实时提取、太阳图像FITS文件的生成、文件格式转换和数据压缩等.良好地满足了(SMFT)终端实时采集与图像处理的要求,提高了望远镜的观测效率.     

宽带CDMA信道中的智能天线测试平台的设计与分析

在宽带CDMA WLL的环境中，使用波束形成模块(BFM)设计智能天线系统，并分析了其性能。波束形成模块是由DSP(TMS320C6701)电板实现的。首先，给出计算机仿真的结果，这些结果通过由基带信号处理设备组成的测试平台系统产生的模拟接收(RX)信号获得，包括模拟接收(RX)信号生成的PC、计算最优化加权矢量的BFM及接口模块。然后，用基站测试平台系统去评估实际信号的自适应波束形成功能。测试平台包括多用户、RF模块，以及其他相关设备。     

基于ZigBee的航标遥测终端

介绍了一种基于ZigBee无线传感器网络技术来实现航标遥测的新型终端,该终端是航标遥测遥控系统的关键部件。它的硬件电路采用$3C2410ARM9微处理器、GPS模块、ZigBee模块和CDMA模块搭建;软件采用嵌入式ARM—Linux操作系统开发平台,通过多线程的协同模块化设计和模块之间的有机组合,实现整个终端所需功能的程序设计。经过调试和移植,结果表明终端可以稳定地实现航标灯、GPS数据采集、ZigBee网络和CDMA双模数据传输功能和双模自动切换、航标灯的遥测遥控等功能。     

Bridging dream and reality: programmable baseband processors for software-defined radio - [integrated circuits for communications]

A programmable radio baseband signal processor is one of the essential enablers of software- defined radio. As wireless standards evolve, the processing power needed for baseband processing increases dramatically and the underlying hardware needs to cope with various standards or even simultaneously maintaining several radio links. Meanwhile, the maximum power consumption allowed by mobile terminals is still strictly limited. These challenges require both system and architecture level innovations. This article introduces a design methodology for radio baseband processors discussing the challenges and solutions of radio baseband signal processing. The LeoCore architecture is presented here as an example of a baseband processor design aimed at reducing power and silicon cost while maintaining sufficient flexibility.     

KISS-16V2: a one-chip ASIC DSP solution for GSM

Outlines the requirements for the various digital signal processing functions of the pan-European digital mobile cellular telephone system in terms of computational power and RAM and ROM capacities, and describes a digital signal processor (DSP) solution which is able to integrate all of these digital baseband functions for a hand-held terminal onto one VLSI chip. The KISS-16V2 processor, a low-power CMOS 16-b DSP, is optimized for digital telecommunications, especially for Groupe Speciale Mobile (GSM). A power-down mode together with the capability of memory and multiplier standby operation make this DSP well suited for handheld devices. A design strategy based on the extensive use of cell compilers and synthesis tools reduces the design of further DSP derivations to a minimum.<>     

基于ARM和DSP的微机线路保护装置

在微机线路保护中,利用数字信号处理器（DSP）高效快速的数字信号处理能力和嵌入式先进的精简指令集芯片机器（ARM）处理器强大的以太网通信功能,采用DSP＋ARM9的双中央处理器（CPU）的硬件结构,两者之间采用双口随机存储器（RAM）进行数据交换。软件设计基于嵌入式Linux操作系统,移植了Bootloader、内核,构建了Ramdisk的根文件系统,并移植了应用程序。     

基于DSP和FPGA的语音基带处理系统

本文介绍了一种应用于数字通信领域的语音基带处理系统。设计的目的是把待传输的模拟语音信号转换为数字基带信号,使用固定的频率在信道上传输。根据系统的功能,设计中主要采用了DSP和FPGA芯片,重点考虑了语音信号的数字化和编/解码、数据传输等功能。本系统的语音数字化和编/解码采用了连续可变斜率增量编码调制CVSD,通过DSP芯片实现了语音基带处理的功能,并且利用对FPGA的编程技术完成了数字信号的QPSK调制/解调。最终系统的功能在电路板上得到验证,实现了语音信号的编码与解码。     

A complex baseband platform for spatial-temporal mobile radio channel simulations

Joint spatial-temporal signal processing has been recognized as the key to reducing the effects of the intersymbol and cochannel interference seen in very high bit-rate mobile radio communications systems. Developing hardware simulators that can simulate mobile radio propagation scenarios in time and space domains is essential for evaluating the real-time performance of spatial-temporal signal processing schemes. This paper outlines a complex baseband platform developed for spatial-temporal mobile radio channel simulations. The platform consists of a complex baseband fading/array response simulator, a digital signal processor (DSP) board, and a general-purpose parameter estimator that uses systolic array implementation of the recursive least square (RLS) algorithm. Results of experiments conducted using the developed platform are presented to confirm the proper operation of the system.     

智能化基带平台

介绍了一种智能基带平台,该平台借鉴了软件无线电的思想,通过FPGA和DSP芯片来构造一个具有通用性、可扩展性、可扩充性、灵活的多功能基带处理平台,经动态配置可以进行多模式、多速率工作。给出了设计框图和主要器件选择结果。介绍了几种典型应用模式,在实际工程中使用中取得了理想的效果。     

Verification Platform with ARM‐ and DSP‐Based Multiprocessor Architecture for DVB‐T Baseband Receivers

In this paper, we introduce a new verification platform with ARM‐ and DSP‐based multiprocessor architecture. Its simple communication interface with a crossbar switch architecture is suitable for a heterogeneous multiprocessor platform. The platform is used to verify the function and performance of a DVB‐T baseband receiver using hardware and software partitioning techniques with a seamless hardware/software co‐verification tool. We present a dual‐processor platform with an ARM926 and a Teak DSP, but it cannot satisfy the standard specification of EN 300 744 of DVB‐T ETSI. Therefore, we propose a new multiprocessor strategy with an ARM926 and three Teak DSPs synchronized at 166 MHz to satisfy the required specification of DVB‐T.     

高速实时数据采集智能控制器的设计与实现

文章以嵌入式和数据采集技术为基础,研究设计并实现了基于ARM+FPGA体系架构面向高速实时数据采集应用的一种实用新型智能控制器。本文阐述了主处理器ARM最小系统、协处理器FPGA最小系统和ARM与FPGA通信接口等硬件系统技术的实现,以及Linux FPGA字符设备驱动程序开发、协处理器FPGA控制程序和主处理器ARM应用程序设计。智能控制器运用FPGA并行运算处理结构的优势,控制ADC进行高速数据采集。FPGA还可配置成软核处理器-Nios II嵌入式处理器,与ARM构成双核处理器系统。智能控制器通过ARM实现对FPGA的管理控制、实时数据采集和丰富外围接口的通信。