高性能16位微处理器IP软核设计

在对标准Intel8086微处理器进行分析的基础上,本文介绍了一种与其指令集兼容、性能大幅提高的可重用16位微处理器IP软核的设计。从处理器体系结构的划分,到指令集的设计以及处理器内部各单元的设计,进行了比较详尽的阐述,并对该设计进行了软件仿真和硬件验证。该处理器采用缩短指令执行时钟周期、增加指令预取队列、改进总线接口时序和减少有效地址计算时间等系统架构的优化,使性能得到大幅度的提高;通过扩展指令集实现与标准8086、8088、80186和80188系列微处理器完全软件兼容。     

可配置处理器技术优势详解

微处理器技术发展历史 在介绍可配置处理器开发原理之前,我们先回顾一下处理器发展的历史.大约在20世纪70年代出现了第一代处理器,这个时期的处理器设计只是简单地追求性能,从4位处理器到早期的16位和32位微处理器.这种性能的提升奠定了20世纪80年代个人计算机PC和工作站的基础.个人计算机和工作站的增长使得微处理器设计进入了20世纪80年代的第2代微处理器研制时期.精简指令集RISC设计时代发生在20世纪90年代.在这个时期,即使像X86这样坚定的复杂指令集CISC处理器也假装成精简指令集RISC体系结构.在最初的这3代处理器的成长和发展过程中,微处理器设计专家将处理器设计成固定的、单个的和可重用的模块.但是在20世纪90年代随着专用集成电路ASIC和片上系统SOC制造技术的发展为微处理器设计进入第4代(即后RISC、可配置处理器)打下了坚实的基础.     

Xtensa可配置处理器及其自动化开发工具

可配置处理器标志着第四代微处理器设计的开始，这种技术更加适合片上系统SoC的设计。每一代处理器持续大约十年时间，每个时代的处理器适合当时的需要。大约在20世纪70年代出现了第一代处理器，这个时期的处理器设计只是简单地追求性能，从4位处理器到早期的16位和32位微处理器。这种性能的提升奠定了20世纪80年代PC和工作站的基础。PCI和工作站的增长使得微处理器设计进入了20世纪80年代的第二代微处理器研制时期。精简指令集RISC设计时代发生在20世纪90年代。在这个时期，即使像X86这样坚定的复杂指令集CISC处理器也假装成精简指令集RISC体系结构。在最初的这三代处理器的成长和发展过程中，微处理器设计专家将处理器设计成固定的、单个的和可重用的模块。     

基于虚拟机的兼容微处理器功能验证平台

本文根据验证兼容指令集微处理器的要求，提出了利用虚拟机快速建立微处理器功能验证平台，使用已有的操作系统和应用程序作测试程序验证兼容微处理器的方法，并给出了在验证兼容Intel486指令集微处理器AMEX86中的具体应用。     

32位RISC微处理器设计

介绍了一种与Motorola-Mcore兼容的32位RISC结构微处理器核的设计。从该处理器的整体结构的划分，到处理器内部各单元的设计，进行了比较详尽的阐述，最后给出了设计的综合结果，并对该设计进行了软件仿真和硬件验证。     

数字CNN微处理器的指令集设计

指令集的设计直接影响到数字CNN微处理器的通用性、灵活性以及可编程性,因此是其设计中的关键内容之一.在充分研究数字CNN微处理器的实现方式及其实现原理的基础上,提出其指令集的设计方法,该方法具有一定的通用性,设计的指令简单实用.利用该方法设计的指令对图像进行处理具有良好的性能和效果.     

专用指令集处理器系统级设计方法

以专用指令集处理器（ASIP）为核心的SoC系统是基于特定应用，设计嵌入式处理器的一个重要发展方向。给出了一种高效的系统级指令集模型设计空间搜索和体系结构仿真的方法。该方法可以在设计的早期阶段对软件和硬件进行协同设计和仿真，针对应用优化系统性能。利用该方法成功设计的ASIP系统，完成基4-64点DIF FFT需要310个时钟周期。     

3G移动终端基带信号处理器设计与实现

文章设计了一种基于先进微处理器(ARM)、数字信号处理器(DSP)和现场可编程门阵列(FPGA)体系结构的3G移动终端基带信号处理器。该处理器能灵活实现移动通信系统中基带信号的各种处理,通过无线信号实现移动终端同基站之间的发送与接收,而且能够于不同基站之间进行信号切换。该系统的硬件设计包括以ARM主控模块、DSP实时数据处理模块和FPGA信号生成模块,移动终端软件包括应用层软件、通信协议软件和物理层软件,很好地满足了标准兼容和客户对于功能改善和低成本的需求。     

基于TTA技术的专用处理器设计

描述了一种基于传输触发体系架构(TTA)的处理器.对其指令集的设计和体系结构的优化进行了讨论,并给出了H.264帧内预测算法的ASIP处理器设计实例,有效的克服了当前专用处理器和微处理器的局限性.实验表明:基于TTA体系结构的H.264帧内预测ASIP处理器较之通用处理器运行周期快4倍以上.     

基于MIPS处理器的AES算法指令集扩展方法与实现

由于MIPS处理器数据总线宽度的限制,其扩展的AES(高等加密标准)指令集无法有效实现其并行性的特点.为了提高AES扩展指令集的并行处理能力,利用MIPS处理器中乘法结果寄存器.可以一次实现对64比特数据的AES处理,有效利用处理器自身资源提高指令集的并行处理能力.同时,利用MIPS处理器的空闲流水周期可以流水化AES中的关键运算,缩短其关键路径以降低扩展执行单元对流水周期的影响,对不同实现方式的性能进行比较,结果表明该方法缩短了AES算法中复杂运算的关键路径长度从而使处理器的工作频率不受增加的功能单元的影响,同时有效地减少了芯片面积,并且继承了软件编程灵活性的优点。