用户可重构系统芯片—U—SoC

随着深亚微米技术（DSM）的不断发展，完全专用的系统芯片（SOC）已经面临新问题和挑战。本文在研究硅技术发展趋势，硅产品特征循环规律以及硅产业结构演变规律的基础上，提出了一种具有一定“通用”性的用户可重构系统芯片（User reconfigurable Soc,简称U-SoC)，它通过用户重构功能降低新产品的开发成本，缩短上市周期，提高设计效率，从而增强了SoC的适应性和灵活性。研究U-Soc设计方法，对于加速我国微电子产业的发展进程，实现跨越式发展有重要作用。     

用户可重构系统芯片-U-SoC

随着深亚微米技术(DSM)的不断发展,完全专用的系统芯片(SoC)已经面临新的问题和挑战.本文在研究硅技术发展趋势、硅产品特征循环规律以及硅产业结构演变规律的基础上,提出了一种具有一定“通用“性的用户可重构系统芯片(UserreconfigurableSoC,简称U-SoC),它通过用户重构功能降低新产品的开发成本,缩短上市周期,提高设计效率,从而增强了SoC的适应性和灵活性.研究U-SoC设计方法,对于加速我国微电子产业的发展进程,实现跨越式发展有重要作用.     

用户可重构系统芯片-U-SoC

随着深亚微米技术(DSM)的不断发展,完全专用的系统芯片(SoC)已经面临新的问题和挑战.本文在研究硅技术发展趋势、硅产品特征循环规律以及硅产业结构演变规律的基础上,提出了一种具有一定"通用"性的用户可重构系统芯片(UserreconfigurableSoC,简称U-SoC),它通过用户重构功能降低新产品的开发成本,缩短上市周期,提高设计效率,从而增强了SoC的适应性和灵活性.研究U-SoC设计方法,对于加速我国微电子产业的发展进程,实现跨越式发展有重要作用.     

一种通讯系统的SoC实现

针对代表数字信号技术发展趋势的SoC(片上系统)技术，本文介绍一种利用可重构嵌入式处理器和现场可编程逻辑门阵列器件实现一个通讯系统的设计原理、设计方法、设计步骤。     

C^＊Bus——一个通用的SoC总线结构

目前，芯片设计业正面临着一系列的挑战：系统芯片SoC(Systemon-a-Chip)已经成为IC业界的焦点，芯片性能越来越强，规模越来越大，开发周期越来越长，设计质量越来越难于控制，芯片设计成本越来越趋于高昂。为了解决上述问题，基于IP(Intellectual Property知识产权模块)集成的可重用设计技术得到了很大的发展，而可重用设计技术关键在于建立正确、高效、灵活的片上总线     

SoC处理器的定标原则

半导体器件定标在量上的不断进展蕴育着系统级芯片(SoC)器件在设计和结构上质的深刻变化。IC器件定标可以促进功率效率、带宽和功能集成性方面的显著改进,而要挖掘出硅的全部性能潜力,还须在设计复杂性管理和改进设计可重用性方面做同样的努力。     

可重构的SoC

可重构的SoC凭借在设计周期、成本等方面的优势，逐渐成为SoC发展的趋势。本文主要介绍了几种重构的设计方式。每种方法针对对象不同，可重构的范围和功能不同。在设计中，要从时间、花费、功耗、尺寸等方面综合考虑，选择合适的设计方法和设计结构，在开销尽可能少的情况下，保证设计和应用的最大灵活性。     

SoC设计语言：SystemC

应用的需求和集成电路工艺的发展促进了复杂的片上系统(SoC)的实现，同时也要求新的设计方法以支持复杂SoC的设计。高效率的软硬件联合设计需要对整个SoC进行更高层次(例如Transaction Level)的抽象以提供更快的仿真速度及更高效率的SoC设计验证方法。本文介绍了一种重要的SoC设计语言：SystemC，以及基于SystemC的Transaction Level模型和使用Transaction Level模型进行SoC的软硬件联合设计的方法。     

超深亚微米导航SoC芯片的低功耗策略

作为导航技术发展的主要方向之一，导航 SoC 芯片的功耗对系统各方面有巨大的影响。本文对 SoC 芯片的动态功耗、静态功耗和存储器功耗从原理上进行了分析，并从系统级、行为级、RTL 级、门级和物理级分别研究了低功耗设计实现技术。     

SoC设计中的低功耗技术

SoC越来越成为设计的主流趋势，而应用系统对低功耗无止境的需求，使得SoC低功耗设计技术变得日益重要。本文首先介绍了低功耗的基本概念，包括原理、优化技术等，着重介绍了面向SoC的系统级功耗优化技术，最后展望了SoC低功耗设计的一些发展方向。     

北京成立SoC促进中心

北京中关村系统级芯片(SoC)促进中心揭牌仪式，日前在北京集成电路设计园举行。据悉北京市将自2005起至2007年止，共投资3．9亿元人民币（每年1.3亿元)用于系统级芯片（SoC)的开发。     

零翻转编码地址总线SoC低功耗设计

本文分析了SoC设计中大电容负载的地址总线低功耗设计方法。利用地址总线零翻转编码和解码技术，有效地减少了SoC地址总线活动，降低了SoC芯片和系统的功耗。同时，应用于实际的SoC设计中，验证了它的功能和适用范围。     

如何利用嵌入式软件设计SoC

美国Globalpress 公司举办的2007电子高峰会议上,举办了一场SoC(系统芯片)的专题讨论会:设计师如何利用嵌入式软件作为SoC器件设计的关键.     

浅谈SoC 设计中的软硬件协同设计技术

集成电路制造技术的迅速发展已经可以把一个完整的电子系统集成到一个芯片上即所谓的系统级芯片（System-on-chip,简称SoC)，传统的设计方法是将硬件和软件分开来设计的，在硬件设计完成并生产出样片后才能调试软件，本文介绍了针对于系统级芯片设计的软硬件协同设计技术（co-design)的概念和设计流程，同时借鉴实际设计经验讨论了软硬件协同设计中所需注意的技术问题。     

深亚微米SoC设计实例

本文介绍了深亚微米SoC设计的关键技术，并给出了基于平台的SoC技术而设计的一个实际SoC产品——32位税控收款机专用芯片CCM3118。     

一种SoC低功耗模式设计与实现

为降低芯片功耗,提升性能,从系统级、结构级和RTL级3个层次提出了一种片上系统(System on Chip,SoC)芯片的低功耗设计方法,并在样片中得以验证。在系统级层面,根据SoC芯片的不同工作场合,在正常运行模式的基础之上,设计了睡眠、停止和待机3种低功耗模式。在结构级层面,将整个芯片划分为VDD、VDDA和VBAT3个电压域,以降低系统功耗。在RTL级,针对不同的模式切换,设计了时钟管理技术,实现了对不同模式下不同时钟的控制。仿真和实验结果证明了设计的合理性,实测数据表明,睡眠模式最多降低59.1%的功耗,停止和待机模式降低了3~4个数量级。     

IP核的重用与基于平台的SoC设计(下)

为了让更多的读者深入了解系统芯片(SoC)的设计方法,更快地在我国电子设计界组织和推广基于平台的SoC设计方法,作者综述了IC设计方法的发展历史,介绍了SoC芯片设计与IP软核、固核和硬核设计的关系.通过对IP核的要求和对SoC设计环境的介绍,作者展示了几十万门到几千万门组成的系统芯片设计是如何分步骤完成的.我国电子设计界还需要做哪些努力,才能孵化出数目众多的自主IP核开发服务公司,以此为基础营造自己的IP交易平台,从而以更低的成本逐步占领世界高端系统芯片产品的设计市场,为国产电子设备提供更多的具有自有知识产权模块的SoC芯片.     

C^＊SOC——自动化的SoC仿真验证平台

SoC(片上系统)是IC设计的发展趋势，仿真与验证是芯片设计中最复杂、最耗时的环节之一，实现仿真与验证自动化是芯片设计研究的重要方向。本文首先分析了在SoC设计中存在的一些困难，提出芯片设计需要SoC设计平台的支持，在分析目前设计平台的基础上，推出一个功能强大、自动化程度高的仿真验证平台——C*SOC。最后总结全文并展望SoC设计验证平台的发展方向。     

SoC设计中的多时钟域处理

多时钟域的处理是系统芯片(SoC)设计中的一个重要环节。文中分析了SoC中多时钟域带来的设计难点——数据在不同时钟域之间传输引起的亚稳态问题，采用变换到单时钟域、插入同步器和采用异步通信3种方法。从而解决了SoC中多时钟域的亚稳态问题。     

基于ARM7TDMI的SoC芯片的原型验证

验证是SoC（系统芯片）设计的重要环节,FPGA原型验证平台能以实时的方式进行软硬件协同验证,缩短SoC的开发周期,验证系统级芯片软硬件设计的正确性,降低SoC系统的开发成本。本文介绍了基于ARM7TDMI处理器核的SoC芯片设计项目,提出相应的FPGA软硬件协同设计与验证的方案,并在此SoC芯片开发过程中得以实施,取得良好效果。