应用于计算机的低噪声开关电源电路设计

设计了一种应用于计算机的低噪声开关电源电路,通过调节PWM占空比来达到系统稳定输出的目的,同时通过内部保护电路来监控和保护3.3 V/±5 V/±12 V输出电压.根据计算机电源系统对该电路以及内部模块电路进行了介绍和分析.仿真和测试结果表明,采用该开关电源控制电路组成的系统在提高电路性能的同时,可以有效提高系统的稳定性和抗噪性,具有输出电压精度高、输出纹波小、低噪声、安全可靠等特点.     

彩色电视机中开关电源的输出噪声及抑制

对影响彩电开关电源输出噪声的主要因素进行分析,提出了抑制噪声的常用方法,并给出了实用输出噪声抑制电路。     

用于MEMS惯性器件的低噪声读出电路设计

给出了一种用于MEMS惯性器件的低噪声读出电路设计,针对MEMS惯性器件大多采用电容量输出等特点,设计了一个低噪声运算放大器,利用该运放,设计了一种基于开关电容的电荷转移电路来将电容量转换为电压量,以便后续电路处理.采用了相关双采样(CDS)技术,较大地减少了电路和MEMS惯性器件的1/f噪声、热噪声,抑制了零漂.采用HHNEC 0.35 μmCMOS工艺制造,面积为1 mm×2 mm,与MEMS器件封装在一起,并进行了实际测试,结果表明,该读出电路基本满足要求,并具有较低的噪声.     

低噪声应力采集电路的设计

本文设计了一种低噪声的应力采集电路。通过对应力采集电路的噪声分析,提出了采集电路中噪声消除的方法,电路包含电桥电路、信号放大调理电路、数据转换电路。通过实验测试,消除了电路中的噪声,稳定了ADC的输出,实现了应力在低噪声下的采集。     

低噪声前置放大电路设计

介绍了一种中、低频低噪声前置放大电路的设计方案.理论分析影响低噪声前置放大电路的因素;采用抑制噪声和直流漂移电路减小噪声干扰;并对设计电路进行测试和分析.以宽带前置放大电路为例,设计了低噪声的前置放大电路.     

一种新型的全片内低噪声CMOS低压差线性稳压器

提出了一种全片内集成的低噪声CMOS低压差线性稳压器(LDO).首先建立传统LDO的噪声模型,分析了关键噪声来源并提出采用低噪声参考电压源来降低LDO输出噪声的方法.其次,提出一种带数字校正的基于阈值电压的低噪声参考电压源,用TSMC 0.18μm RF CMOS工艺设计并完成了为低相位噪声锁相环(PLL)电路供电的全片内集成低噪声LDO的流片和测试.该LDO被集成于高性能射频接收器芯片中.仿真结果表明,LDO的输出噪声低于26nV/√Hz@100kHz,14nV/√Hz@1MHz,电源抑制比达到-40dB@1MHz,全频率范围内低于-34dB.测试结果表明采用该低噪声LDO的PLL电路与采用传统LDO的PLL电路相比,其相位噪声降低6dBc@lkHz,低2dBc@200kHz.     

一种新型的全片内低噪声CMOS低压差线性稳压器

提出了一种全片内集成的低噪声CMOS低压差线性稳压器(LDO).首先建立传统LDO的噪声模型,分析了关键噪声来源并提出采用低噪声参考电压源来降低LDO输出噪声的方法.其次,提出一种带数字校正的基于阈值电压的低噪声参考电压源,用TSMC 0.18μm RF CMOS工艺设计并完成了为低相位噪声锁相环(PLL)电路供电的全片内集成低噪声LDO的流片和测试.该LDO被集成于高性能射频接收器芯片中.仿真结果表明,LDO的输出噪声低于26nV/√Hz@100kHz,14nV/√Hz@1MHz,电源抑制比达到-40dB@1MHz,全频率范围内低于-34dB.测试结果表明采用该低噪声LDO的PLL电路与采用传统LDO的PLL电路相比,其相位噪声降低6dBc@lkHz,低2dBc@200kHz.     

CCD输出信号的低噪声处理电路研究

本文针对电荷耦合器件（CCD）输出信号需要的低噪声处理要求研究了一种高增益、低噪声的信号处理电路,指出了电路的设计难点及注意事项。     

低电磁骚扰开关电源的实现

设计开关电源的关键点莫过于效率与电磁骚扰问题.以一款简单电源设计为例,对于单极性激励通用电源采用复合整流器电路,重点阐述采用系统互补抑制噪声的新技术来降低开关器件的开关噪声.从源头上消除整流二极管的开关噪声,从而达到降低开关电源电磁骚扰目的.同时,演绎了开关电源变压器、滤波器这些关键部件的单向性设计步骤.经过测试证明可变负载电源可以达到20 mVPP以下的差模噪声电压输出,获得较高的电源电磁兼容性指标.     

一种共基差分低噪声放大器设计

在无线通信终端中,低噪声放大器是射频接收系统中的第一级有源电路,对系统性能有重要影响.在深入分析噪声的基础上,提出一种采用共基差分输入结构的低噪声放大器,电路包括可控增益放大器和增益控制电路.该结构的低噪声放大器的输出电压直接反映到自动增益控制电路的输入端,根据输出电压幅值的大小,自动增益控制电路的输出电压反馈到低噪声放大器的增益控制电路比较器的输入端,进而影响放大器的总体增益.基于JAZZ 0.35 μmBICMOS工艺设计放大器电路结构,并对电路进行了仿真和分析,结果表明设计的放大器可以更加有效地抑制噪声,低噪声放大器能提供25 dB的增益,噪声系数小于1 dB,灵敏度达到2μV.     

900MHz 低噪声功率放大器的仿真设计

低噪声放大器的特点是噪声系数小而输出功率较小,功率放大器的特点是输出功率较大而噪声系数较大。为了实现噪声系数小而输出功率较大的放大器,本文结合低噪放和功率放大器的设计方法,设计了一种用于谐波雷达发射机的低噪声功率放大器,该放大器由两级放大器组成,前级主要实现低噪声功能,后级主要实现功率增益。通过优化仿真设计,该放大器达到了比较理想的结果,具有良好的线性度和二次谐波抑制能力。     

Design and Optimization of a Low-Noise Voltage Reference Using Chopper Stabilization Technique

A low-noise voltage reference is presented to enhance resolution of MEMS capacitive accelerometer and reduce system noise,in which the circuit uses Chopper stabilization (CHS) technique for the suppression of low-frequency noise.A 3.7V voltage reference chip is fabricated in a 0.5-μm CMOS process.Compared with the voltage reference without using CHS,the proposed design is much more superior in low-noise performance.Experimental results indicate that the output noise of reference voltage VRP can reach 0.121μV/sqrt(Hz) at the vicinity of 3Hz.     

Analysis and Modeling of Hybrid Planar-Type Electromagnetic-Bandgap Structures and Feasibility Study on Power Distribution Network Applications

A unified 1D analysis model of hybrid planar-type electromagnetic-bandgap (EBG) structures is developed. Based on the analysis results, three types of hybrid design methods to reduce the cutoff frequency of the EBG structures are discussed, and design equations for their noise suppression bandwidths are derived. In order to simulate switching noise characteristics of the hybrid planar-type EBG structures, 2D circuit level models are developed and experimentally verified. With the developed circuit-level models and CMOS active switching devices, feasibility studies on the power distribution network design using the hybrid EBG structures are conducted. The hybrid EBG structure with series lumped chip inductors shows efficient noise suppression characteristics in both the frequency and time domains; however, it has potential limitations because of its generation of higher switching noise voltages depending on power supply connection configurations.     

开关电源噪声的形成及抑制方法

开关电源产生的噪声比常规线性电源产生的噪声大得多。介绍了开关电源噪声的类型，分析了开关电源噪声的产生原因，讨论了开关电源中噪声的抑制方法，介绍了几种抑制开关电源中噪声的实用电路。     

1.9GHz0.18μm CMOS低噪声放大器的设计

针对1.9GHzPHS和DECT无线接入系统的应用,提出了一种可工作于1.2V电压的基于源级电感负反馈共源共栅结构而改进的CMOS低噪声放大器,并对其电路结构、噪声及线性特性等主要性能进行分析。并与传统的低噪声放大器进行对比,该电路采用两级放大结构,通过加入电容和电感负反馈可以分别实现低功耗约束下的噪声优化和高的线性度。采用TSMC0.18μm CMOS工艺模型设计与验证,实验结果表明：该低噪声放大器能很好满足要求,且具有1.4dB的噪声系数和好的线性度,输入1dB压缩点-7.8dBm,增益11dB,功耗11mW。     

面向电源噪声的动态电流测试

电源噪声在深亚微米设计中正变得越来越突出，而因电源噪声引起的电路故障测试也变得越来越重要。本文针对这一情况提出了动态电流测试来实现由电源噪声引起的故障测试。与IddQ测试不同，动态电流测试依据电路中的器件切换时电源电流的动态变化情况来判断电路中是否存在故障。通过仿真分析，动态电流测试是可行的。     

5.6GHz CMOS低噪声放大器设计

分析了一种射频COMS共源-共栅低噪声放大器的设计电路,采用TSMC 90nm低功耗工艺实现。仿真结果表明:在5.6GHz工作频率,电压增益约为18.5dB;噪声系数为1.78dB;增益1dB压缩点为-21.72dBm;输入参考三阶交调点为-11.75dBm。在1.2V直流电压下测得的功耗约为25mW。     

开关电源噪声的产生与抑制

近年来,电磁干扰问题越来越成为电子产品的一个严重问题,电磁兼容技术日益成为许多技术人员重视的技术。开关电源是电子系统中的一种主要的干扰源之一,同时它的电磁兼容问题也是较难解决的。针对此分析了开关电源工作时噪声产生的原因,噪声对其它电子设备产生干扰的途径,并从电路设计、结构工艺两个方面提出了抑制噪声干扰的措施。     

PCB设计中同步开关噪声问题分析

印刷电路板设计中的同步开关噪声问题是现代高速数字电路应用的瓶颈之一。介绍了一 种在电路板上施加同步开关报文和温度应力的可靠性测试方法,该方法可以有效暴露电路 板上的同步开关噪声问题。借助噪声测试和阻抗分析手段,对一个由该方法发现的异常问 题进行了分析,通过优化去耦电容和电源平面阻抗,抑制了电路板上的同步开关噪声, 问题得到了完美解决。最后,给出了一些在PCB设计中抑制同步开关噪声的方法和建议。