多用户间干扰下IRS辅助毫米波波束赋形研究

为解决IRS辅助毫米波通信系统中的干扰问题，提出了一种基于最大化系统总传输速率的联合波束赋形方案。该方案采用分数规划和二次型变换等技术，通过交替优化算法进行连续相移的联合波束赋形设计。针对实际硬件实现中的反射相移离散问题，进一步提出了一种离散相移的交替优化算法。仿真结果表明，该算法能够有效提高系统总传输速率，并且离散相移方案的总传输速率与连续相移方案趋近。     

基于矩的快速离散余弦变换处理机的设计及实现

阐述了基于矩的离散余弦变换算法和易于ＶＬＳＩ实现的脉动阵列算法结构,然后从软硬件结构划分、电路实现技术等方面探讨离散余弦变换处理机系统的设计思路。最后给出用矩实现的计算框图、电路实现框图以及外围驱动软件的结构设计。     

一种基于DSP的手机音频优化方法

为了便捷、高效地对手机音频系统进行优化,这里提出了一种基于手机内核数字信号处理器（DSP）模块的实现新方法,通过软件编程实现多个级联的数字滤波器,对手机原始频率响应曲线中不达标的频段进行滤波,从而优化手机的整个音频系统。在设计滤波器的过程中应用Matlab中的函数进行仿真,可以有效地提高该方法的可靠性。应用该技术的手机通过了专门的手机音频测试,结果表明该方案可操作性强,优化效果显著。     

纠错编码技术在移动通信中的应用

针对移动通信中误码分布的特点,本文设计了一种差错控制方案,采用符号交织的方法使突发错误离散,再用RS(31,19)码进行纠错。计算机模拟结果表明,本方案优于Eurocom建议的方案。最后讨论了该方案的软硬件混合实现,在全变换域上实现了RS(31,19)码的译码。     

2800平米演播室音频系统及扩声系统简述

结合2800平方米演播室音频系统建设的实际，对2800平方米演播室的音频系统设计方案进行了阐述。并对该方案中较有特点的光纤传输系统和SIS扩声系统进行了较为详细的论述。     

一种实用的红外弱小目标检测跟踪处理机研究

以小波变换作为对红外弱小目标进行检测识别的核心算法，并根据该算法搭建了基于FPGA和DSP的红外信号处理器的硬件平台。该平台在FPGA上实时完成了离散小波变换算法，可用于检测弱小目标，并通过DSP实现了稳定地跟踪。结果表明，该设计的方案对红外弱小目标的检测识别和跟踪具有实际意义。     

基于PSoC的嵌入式DTMF解码器实现方案

本文介绍了一种基于Cypress（赛普拉斯）的8位PSOC（Programmable system on chip，可编程片上系统）芯片内ADC用户模块，采用改进的Goertzel算法实现DTMF信号实时解码方案。该方案所需PSOC的软硬件资源少，性能可靠，可方便地集成于基于PSoC的单片系统产品实现低成本的远程控制功能。     

基于TETRA标准的语音压缩编解码器的实现

文章从TETRA通信终端的组成入手,介绍了一种基于双核处理器OMAP5912的TETRA标准语音压缩编解码器的实现方案,阐述了其软硬件及算法的设计,给出了语音编解码器的原理与实现步骤。实际应用结果表明该方案可行。     

同态滤波的一种GPU提速实现方法

为了提高光照不均图像的增强速率,提出了基于GPU平台的同态滤波并行算法.根据同态滤波算法的并行性,利用CUDA软硬件体系架构,实现了同态滤波算法向GPU上的移植.利用多幅不同分辨率图像作为测试数据,对比CPU和GPU方案的计算效率.实验结果表明,GPU实现方案大幅度提升了计算效率.     

基于OMAP的3G移动多媒体终端

本文探讨了基于开放多媒体应用平台(0MAP)的3G移动多媒体终端实现方案，对方案的软硬件结构进行了介绍，并分析了实现该方案的相关技术问题。     

集中监控系统中软件的设计和实现

实时集中监控系统的实时性、可靠性取决于系统的硬件结构与软件体系结构 ,文中介绍了集中监控系统的结构和实现方案 ,描述了集中监控系统的软件模型 ,阐述了软件的具体设计方法及各软件模块的运行优先级问题。设计体现了集中管理、分散控制的思想 ,运用分布式计算方法 ,在保证集中监控可靠性的同时 ,提高了集中监控的实时性、安全性     

一种有效的优化的多载波通信系统的功率分配算法

本文提出一种关于DMT系统传输纯数据流业务的最佳的功率分配算法，该算法使用了一种有效的表格查手工艺工和拉格朗日乘法器对分搜索办法，能够较快的收敛到最佳的功率点。同时，易于用硬件和软件实现。     

Turbo码在深空通信中应用

Turbo码具有逼近Shannon容量限的优异性能,介绍了应用于深空通信的Turbo码编码方案和相应的译码算法,并给出了采用修正Max-Log-Map译码算法的深空CCSDS标准Turbo码的软件仿真性能和硬件系统实测性能。通过计算机仿真和硬件实测结果表明,采用该修正Max-Log-Map译码算法的Turbo码译码器易于硬件实现,同时Turbo码仿真性能和实际性能一致,适用于实际工程应用。     

利用GPU实现SAR图像的并行处理

利用GPU的计算处理能力来实现并行的RD成像算法,提出了一种具有高并行度的机载SAR实时并行成像算法实现方案。对实测数据进行成像处理的结果表明,本文提出的方案能够满足实时成像处理的要求,同时与传统实时成像处理系统相比较,能够大幅度的降低硬件成本和软件开发成本和周期。     

MPEG码流分析仪的软硬件实现

本文提出了MPEG码流分析仪的系统实现方案及软硬件实现方法,文中采用了计算机软件与硬件插卡相结合的方案,整个系统由码流分析硬件,PCI接口,驱动程度,支持软件及应用软件组成。硬件采用FPGA用VHDL进行描述,软件开发采用分层的模块方法,采用VHDL设计的PCI接口硬件与码流截取硬件用一片FPGA实现,使硬件大为简化并加了灵活性。所设计的驱动程序与软,硬件紧密结合,提高了系统的性能。可扩展的支持软件与应用软件增强了系统的功能。     

基于DSP和RF ASIC芯片的GFSK调制解调器

介绍了一种基于DSP和RFASIC芯片的GFSK正交调制解调器的设计和研制方案。回顾了传统的GFSK调制器的硬件实现方法，分析了GFSK正交调制器的基带构成，讨论了在SYSTEMVIEW平台下GFSK调制解调器的系统仿真，并将仿真算法用于TI VC5402 DSP，在子系统级RFASIC芯片U2793B和AD6459的硬件环境中，较好地实现了GFSK正交调制解调功能。     

Hardware implementation of a disparity estimation scheme for real-time compression in 3D imaging applications

This paper presents a novel hardware implementation of a disparity estimation scheme targeted to real-time Integral Photography (IP) image and video sequence compression. The software developed for IP image compression achieves high quality ratios over classic methodologies by exploiting the inherent redundancy that is present in IP images. However, there are certain time constraints to the software approach that must be confronted in order to address real-time applications. Our main effort is to achieve real-time performance by implementing in hardware the most time-consuming parts of the compression algorithm. The proposed novel digital architecture features minimized memory read operations and extensive simultaneous processing, while taking into concern the memory and data bandwidth limitations of a single FPGA implementation. Our results demonstrate that the implemented hardware system can successfully process high resolution IP video sequences in real-time, addressing a vast range of applications, from mobile systems to demanding desktop displays.     

基于SHARC处理器的PGA算法实现

合成孔径雷达(SAR)实时处理技术的发展对相位梯度自聚焦(PGA)算法的工程实现提出了要求。基于以多片主流SHARC处理器为核心构成的硬件平台,针对PGA算法数据处理量大、计算复杂度高的特点,设计开发了并行处理的系统拓扑和程序流水结构及其软件程序。机载SAR实测数据的处理结果验证了该方案的有效性。     

基于Nios Ⅱ处理器的以太网口显示屏系统的设计

文章提出了一种基于NiosⅡ处理器的以太网口显示屏系统的软硬件实现方案,以取代常见的串口显示屏系统。该方案以一片FPGA为核心,其中设计TNiosⅡ处理器、LCD显示控制器、以太网接口模块等模块,配合外围的SDRAM存储器、以太网接口芯片、显示屏构成整个硬件设计。软件上,接收上位机发送的以太网协议数据包,在显示屏上显示相应图形。该以太网口显示屏系统,克NT与上位机的连接距离限制,具有较高显示分辨率、显示数据更新较快的特点,有较高应用价值。     

GPS自适应调零天线信号处理系统硬件设计

针对GPS抗干扰问题,常用手段是在信号处理系统中采用自适应调零算法来实现抗干扰。结合该算法文中给出了一种信号处理系统的硬件实现方案。首先概述GPS自适应调零天线的系统结构,然后给出信号处理系统的硬件设计思路及其功能模块的实现,最后通过实测数据验证硬件模块可以满足自适应调零算法的要求。