具有L型栅极场板的双槽双栅绝缘体上硅器件新结构

为了降低绝缘体上硅（SOI）功率器件的比导通电阻,同时提高击穿电压,利用场板（FP）技术,提出了一种具有L型栅极场板的双槽双栅SOI器件新结构.在双槽结构的基础上,在氧化槽中形成第二栅极,并延伸形成L型栅极场板.漂移区引入的氧化槽折叠了漂移区长度,提高了击穿电压;对称的双栅结构形成双导电沟道,加宽了电流纵向传输面积,使比导通电阻显著降低;L型场板对漂移区电场进行重塑,使漂移区浓度大幅度增加,比导通电阻进一步降低.仿真结果表明：在保证最高优值条件下,相比传统SOI结构,器件尺寸相同时,新结构的击穿电压提高了123%,比导通电阻降低了32%;击穿电压相同时,新结构的比导通电阻降低了87.5%;相比双槽SOI结构,器件尺寸相同时,新结构不仅保持了双槽结构的高压特性,而且比导通电阻降低了46%.     

一种新型D-RESURF埋栅SOI LDMOS

提出了一种新型D-RESURF埋栅SOI LDMOS (EGDR-SOI LDMOS)结构,其栅电极位于P-body区的下面,可以在扩展的埋栅电极处形成多数载流子的积累层;同时,采用Double- RESURF技术,在漂移区中引入两区的P降场层,有效降低了器件的比导通电阻,并提高了器件的击穿电压.采用二维数值仿真软件MEDICI,对器件的扩展栅电极、降场层进行了优化设计.结果表明,相对于普通SOI LDMOS,该结构的比导通电阻下降了78%,击穿电压上升了22%.     

带有P型埋层的新型双栅SOI MOSFET

本文提出一种超低比导通电阻(Ron,sp)可集成的SOI 双栅triple RESURF (reduced surface field)的n型MOSFET (DG T-RESURF)。这种MOSFET具有两个特点：平面栅和拓展槽栅构成的集成双栅结构(DG),以及位于n型漂移区中的P型埋层。首先, DG形成双导电通道并且缩短正向导电路径,降低了比导通电阻。DG结构在反向耐压时起到了纵向场板作用,提高了器件的击穿电压特性。其次, P型埋层形成triple RESURF结构 (T-RESURF),这不仅增加了漂移区的浓度,而且调节了器件的电场。这在降低了比导通电阻的同时提高了击穿电压。最后,与p-body区连接在一起的P埋层和拓展槽栅结构,可以显著降低击穿电压对P型埋层位置的敏感性。通过仿真,DG T-RESURF的击穿电压为325V,比导通电阻为8.6 mΩ?cm2,与平面栅single RESURF MOSFET(PG S-RESURF)相比,DG T-RESURF的比导通电阻下降了63.4%,击穿电压上升9.8%。     

具有纵向源极场板的绝缘体上硅器件新结构

采用软件仿真一系列横向双扩散金属氧化物半导体场效应管(Laterally double-diffused metal oxide semiconductor,LDMOS)结构,为缓解绝缘体上硅(Silicon on insulator,SOI)器件的击穿电压VB和漂移区的比导通电阻Ron.sp之间的矛盾关系,提出了一种具有纵向源极场板的双槽SOI新结构。该结构首先采用槽栅结构,以降低比导通电阻Ron.sp;其次,在漂移区内引入SiO_2介质槽,以提高击穿电压VB;最后,在SiO_2介质槽中引入纵向源极场板,进行了电场重塑。通过仿真实验,获得器件表面电场、纵向电场曲线及器件击穿时的电势线和导通时的电流线等。结果表明,新结构的VB较传统LDMOS器件提高了121%,Ron.sp降低了9%,器件优值FOM值达到15.2 MW·cm~(-2)。     

阶梯掺杂薄漂移区RESURF LDMOS耐压模型

提出硅基阶梯掺杂薄漂移区RESURF LDMOS耐压解析模型.通过分区求解二维Poisson方程,获得阶梯掺杂薄漂移区的二维表面电场和击穿电压的解析表达式.借助此模型研究击穿电压与器件结构参数的关系,其解析与数值结果吻合较好.结果表明:在导通电阻相近情况下,阶梯掺杂漂移区LDMOS较均匀漂移区的击穿电压提高约20%,改善了击穿电压和导通电阻的折衷关系.     

阶梯掺杂薄漂移区RESURF LDMOS耐压模型

提出硅基阶梯掺杂薄漂移区RESURF LDMOS耐压解析模型.通过分区求解二维Poisson方程,获得阶梯掺杂薄漂移区的二维表面电场和击穿电压的解析表达式.借助此模型研究击穿电压与器件结构参数的关系,其解析与数值结果吻合较好.结果表明:在导通电阻相近情况下,阶梯掺杂漂移区LDMOS较均匀漂移区的击穿电压提高约20%,改善了击穿电压和导通电阻的折衷关系.     

一种超低比导通电阻的L型栅漏极LDMOS

提出了一种具有超低比导通电阻的L型栅漏极LDMOS器件。该器件在两个氧化槽中分别制作L型多晶硅槽栅。漏极n型重掺杂区向下延伸,与衬底表面重掺杂的n型埋层相接形成L型漏极。L型栅极不仅可以降低导通电阻,还具有纵向栅场板的特性,可有效改善表面电场分布,提高击穿电压。L型漏极为电流提供了低阻通路,降低了导通电阻。另外,氧化槽折叠漂移区使得在相同耐压下元胞尺寸及导通电阻减小。二维数值模拟软件分析表明,在漂移区长度为0.9 μm时,器件耐压达到83 V,比导通电阻仅为0.13 mΩ·cm²。     

薄型双漂移区高压器件新结构的耐压分析

提出与CMOS工艺兼容的薄型双漂移区(TD)高压器件新结构.通过表面注入掺杂浓度较高的N-薄层,形成不同电阻率的双漂移区结构,改变漂移区电流线分布,降低导通电阻;沟道区下方采用P离子注入埋层来减小沟道区等位线曲率,在表面引入新的电场峰,改善横向表面电场分布,提高器件击穿电压.结果表明:TD LDMOS较常规结构击穿电压提高16%,导通电阻下降31%.     

一种新型的低导通电阻折叠硅SOI LDMOS

提出了一种具有折叠硅表面SOI-LDMOS(FSOI-LDMOS)新结构.它是将硅表面从沟道到漏端的导电层刻蚀成相互排列的折叠状,且将栅电极在较薄的场氧化层上一直扩展到漏端.由于扩展栅电极的电场调制作用使FSOI-LDMOS在比一般SOI-LDMOS浓度高的漂移区表面,包括折叠硅槽侧面形成多数载流子积累,积累的多数载流子大大降低了漂移区的导通电阻.并且沟道反型层浓度基于折叠的硅表面而双倍增加,沟道导通电阻降低.通过三维仿真软件ISE分析,这种结构可以在低于40V左右的击穿电压下,获得超低的比导通电阻.     

一种新型的低导通电阻折叠硅SOI LDMOS

提出了一种具有折叠硅表面SOI-LDMOS(FSOI-LDMOS)新结构.它是将硅表面从沟道到漏端的导电层刻蚀成相互排列的折叠状,且将栅电极在较薄的场氧化层上一直扩展到漏端.由于扩展栅电极的电场调制作用使FSOI-LDMOS在比一般SOI-LDMOS浓度高的漂移区表面,包括折叠硅槽侧面形成多数载流子积累,积累的多数载流子大大降低了漂移区的导通电阻.并且沟道反型层浓度基于折叠的硅表面而双倍增加,沟道导通电阻降低.通过三维仿真软件ISE分析,这种结构可以在低于40V左右的击穿电压下,获得超低的比导通电阻.