40 Gbit/s多路并行光收发模块的研制

基于VCSEL激光器阵列和PIN探测器阵列,设计和制作了40Gbit/s甚短距离的4通道发射4通道接收并行光收发模块.通过高速电路信号仿真设计,解决了信号完整性、串扰和电磁兼容等问题;通过键合金丝长度设计增加了通道带宽.光模块单通道传输速率可达到5 Gbit/s,8通道并行总传输速率达到40Gbit/s,实现了并行光收发模块高速率、高密度、高可靠性以及小体积设计,为甚短距离高速数据处理和传输提供了高可靠的多路数据链接.     

遥测PCM数据收发接口模块设计

为了实现无线遥测PCM数据的备份,设计了基于FPGA的PCM数据收发接口模块。该模块包括RS-422命令下发接口、PCM码接收接口、LVDS数据回收接口和与存储器数据交换接口。配合单元测试设备和存储器,通过上位机软件对回收数据进行解包分析,用以检验接收到的PCM码的误码与丢帧,判断设备的工作情况。该模块采用独立帧结构,PCM数据完全由后续上位机处理,因而具有极强的通用性。经过反复测试验证了数据收发接口模块工作的可靠性与设计的合理性。     

基于FPGA的多路并行混合数据存储系统

为了解决多路信号并行混合采集存储的问题,文中设计了一种以FPGA为控制芯片的多路并行采集存储系统。该系统选用XC6SLX163CSG324I为主控芯片,设计包括数据采集接收模块、数据存储模块、数据回读模块。数据接收模块包括16路模拟量数据、导引头(DYT)数据、脉冲编码调制(PCM)数据和控制命令数据。该系统充分利用FPGA可重构的优势,对内部资源合理利用,降低了硬件资源开销,对所接收数据进行多路并行采集存储;利用握手原则,减少了数据的丢失。实验结果表明,该系统存储速率最高可达25 Mbyte/s,且备用口回读数据时,帧计数连续,该系统准确性较高。     

并行光收发模块与光互连

以GaAs基VCSEL列阵为光源成功研制出12路并行光发射模块,总速率达37.5Gbps以GaAs基12路PIN探测器列阵为接收单元研制出响应速率达30Gbps的12路并行光接收模块;采用并行光收发模块研制出并行光传输系统,其系统传输速率达10Gbit/s.该并行光发射和接收模块以及并行光传输系统能应用于高性能计算机等系统的光互连.     

并行光收发模块与光互连

以GaAs基VCSEL列阵为光源成功研制出12路并行光发射模块,总速率达37.5Gbps以GaAs基12路PIN探测器列阵为接收单元研制出响应速率达30Gbps的12路并行光接收模块;采用并行光收发模块研制出并行光传输系统,其系统传输速率达10Gbit/s.该并行光发射和接收模块以及并行光传输系统能应用于高性能计算机等系统的光互连.     

基于FPGA的多接口转换研究与实现

主要研究多路串行数据同时接收/发送,然后汇合成一路串行数据发送/接收的多串口转换技术。使用Verilog语言在FPGA上实现了该方案,分别设计了数据的接收模块、发送模块、缓存模块以及系统的分频模块、延迟模块,实现了多路串行数据在通信速率互不影响的情况下合成一路高速串行数据收发的功能。通过Quartus II仿真和实验测试验证了该设计的可行性。在PC测试中,16路波特率为4 800 bit/s的串行数据,可以以波特率为115 200 bit/s进行聚合,各路数据速率无互相影响,且误码率为0。该设计的优点在于节约硬件开支,达到串口多用的效果,适用于多路数据同时采集的实时监控系统。     

PCM串行数据流同步时钟提取设计

为了产生语音调度系统中数据接收端异步接收PCM30／32路一次群串行数提流所需同步时置瑚目的,采用以分频计数器为基础模块,辅以相位校正和误校正处理模块从已知速率PCM数据流中提取同步时钟信号的方法,利用可编程逻辑器件和VerilogHDL硬件描述语言对该方法进行实现和仿真验证。结果表明该方法能够有效地利用已有串行数据流产生具备合适相位的同步采样时钟信号。     

变形镜驱动器控制电路的设计

96通道变形镜驱动器内含6个驱动模块,每个驱动模块含有16个输出通道,为了更加有效地管理控制这6个驱动模块,并实现与上位机、图像处理模块的交互通信,设计了变形镜驱动器控制电路。该电路包含了硬件设计和软件设计,其中硬件设计包含了电源设计、接口设计和FPGA设计,旨在实现高速向CPCI总线传输来自SPI接口的驱动矢量数据,同时把这些数据以适当的速度发给上位机。软件设计包括FPGA程序和NIOS系统程序设计,其中NIOS程序旨在实现上位机对上位机指令或数据的接收、处理和发送,以及对系统参数的配置以及驱动模块参数的保存等。结果表明,该电路不仅能够以200 f/s的速率正确接收并发送来自图像处理模块的驱动矢量数据,还能够正确收发来自上位机网口或者串口的控制指令,实现单通道与驱动矢量的切换、驱动矢量数据源的切换、单通道电压设置、放大器参数调试和保存以及通道数据读取、回传等功能,达到了预定的设计目标。     

基于小型PLC的数据监控与传输系统优化设计与实现

传统系统设计方法采用单通道收发转换的基阵接收处理器进行数据监控与传输,在受到环境干扰较强时系统的数据传输误码率较高,性能不好。提出基于小型PLC的数据监控与传输系统的优化设计方法。首先进行了数据监控与传输系统的总体设计和功能指标分析,采用小型PLC可编程逻辑器件处理芯片,对监控数据的产生、发射、传输和接收过程进行A/D转换和校准换能处理。进行系统的硬件模块化设计,包括了功率放大器的设计、模拟信号预处理机设计、动态增益控制模块设计、A/D模块设计以及数据回放模块。在Lab Windows/CVI平台上进行系统软件开发,实现数据监控与传输系统的优化设计。系统实验和调试结果表明,该系统具有较好的数据监控与传输性能,执行效率较高,准确性较好。     

基于FPGA的通用PCM接收解码电路的设计

为了准确接收提取某遥测系统的PCM数据,设计了基于FPGA的通用PCM接收解码电路,该电路通过基于锁相环的位同步器实现不同码率的PCM数据流接收,通过三态搜索理论的帧同步器可判别不同帧结构数据,码型转换模块识别并转换NRZ-L/M/S、BiФ-L/M/S 6种码型,最后电路将解调出的数据通过USB接口传送至计算机进行存储、显示和处理。该电路可识别码型不同、码速率不同以及帧同步码组不同的PCM数据流,兼有单端和差分输入接口,在遥测领域具有很强的通用性。     

RS232型多串行通道单纤光端机的设计与实现

为有效延长数据的传输距离,解决电缆传输数据时电磁辐射、防电磁干扰、点对点设备间不共地、抗雷击以及信道资源共享等难题,采用多协议串行通信控制器Intel 82530和单纤双向TTL光收发一体模块设计了多串行通道单纤光端机。设计中,谋求了硬、软件规模最佳平衡点。对产生通信误差的原因进行分析,通过计算,选取合适的晶体振荡器,控制了多串行通道单纤光端机的通信误差,对常用的通信速率可获得准确的波特率。多串行通道单纤光端机可广泛应用于将串行数据远传至异地的单芯光纤的点到点连接,它克服了电缆传输数据的弊端,提高了数据的可靠性,同时也减少了有色金属和信道资源的消耗。     

具有连续自动温度补偿功能的10Gb/s光收发模块

设计并制作了一种10Gb/s光收发模块,在宽温度范围内能够保持稳定的光功率和消光比。基于背电流和光功率的换算比例,计算其偏置电流修正值和调制电流修正值,实现了光模块运行过程中激光器的工作参数可自动连续调节。通过高速电路信号仿真设计,解决了信号完整性、串扰和电磁兼容等问题。光模块收发通道可以独立工作,传输速率可达10Gb/s,实现了光模块高速率、高稳定性以及小体积设计,为甚短距离高速数据传输和处理提供了高可靠性的数据链接。     

多路高速光纤图像传输系统设计及实现

设计了基于内嵌高速收发器RocketIO的现场可编程门阵列(FPGA)的多路光纤图像传输系统,能够对Camera Link接口模式的高速大容量图像数据进行实时传输。详细给出了系统总体结构设计、硬件实现中需要注意的问题和若干关键的软件功能模块,包括并口转换模块、图像传输控制逻辑和RocketIO的设计和配置。实验显示传输系统的三通道有效数据传输速率达7.2Gb/s,传输线路稳定可靠,满足光电探测设备对传输带宽的需求。     

计算机并口在电台同步数据传输中的应用

电台同步数据传输系统终端在收发数据时一般为透明逐bit传输,计算机并行接口包括数据寄存器、状态寄存器和控制寄存器3个端口。针对这3个寄存器特点,采用计算机并行接口数据寄存器发送数据,状态寄存器接收数据和同步时钟,控制寄存器控制电台PTT。同时,采用插入特殊码组实现群同步的方法,实现了电台同步数据传输系统终端的设计,完成了数据终端与电台之间的数据双向传输,并给出了实现方案和程序设计。     

200Gbit/s PAM4光发射组件封装技术研究

针对200Gbit/s PAM4光收发模块的设计需求,提出了一种基于四阶脉冲幅度调制(PAM4)、数据传输速率达200Gbit/s的光发射组件封装方案。该封装内部集成了4路PAM4电/光转换通道,单通道数据传输速率为50Gbit/s。介绍了该200Gbit/s PAM4光发射组件的组成和技术难点,然后对其中的50Gbit/s数据传输通道进行了建模、仿真和优化,最后完成了样品的测试。测试结果表明:样品的单通道PAM4数据速率可达50Gbit/s,整体PAM4数据速率可达200Gbit/s,满足光收发模块的设计需求。     

噪声数据压缩器检测平台的PCM解码实现

为了提高数据的精度,便于收发端进行数据加工和处理、适应数字技术和大规模集成技术的飞速发展,研究了脉冲编码调制方式PCM（Pulse Code Modulation）。主要对噪声数据压缩器实时下传的PCM码进行解码,通过上位机读出数据进行测试,完成对系统进行功能验证。重点在硬件的功能实现上对其进行阐述,通过试验准确地接收到数据,实现PCM码流解码,从而证明本设计方案切实可行。     

一种并行多路数字光模块的设计与实现北大核心CSCD

并行多路数字光模块在短距离光通信中有广泛应用,并行多路数字光模块的电芯片、光芯片大都采用裸芯片,针对非气密封装会使裸芯片暴露在空气中导致氧化、可靠性不高的问题,本文提出了一种全气密封并行多路数字光模块的设计方法,采用LTCC基板四周设置焊环及管壳设计环框的新型结构,实现了数字光模块基板与管壳的直接焊接,从而实现了并行多路数字光模块的全气密性设计,解决了数字光模块非气密封设计难题。以12路收发一体数字光模块为例,本文不仅介绍了并行多路数字光模块的设计原理、并行多路光路耦合的设计方法,而且给出了全气密封并行多路数字光模块的完整结构和实现方法,试验表明,气密性(最大漏率)为5×10~(-9)P·m~3·s~(-1)。本文提出的设计结构对并行多路数字光模块的全气密性设计具有重要的参考价值。     

Novel UWB Transceiver for WBAN Networks: A Study on AWGN Channels

A novel ultra‐wideband (UWB) transceiver structure is presented to be used in wireless body area networks (WBANs). In the proposed structure, a data channel and a control channel are combined into a single transmission signal. In the signal, a modulation method mixing pulse position modulation and pulse amplitude modulation is proposed. A mathematical framework calculating the power spectrum density of the proposed pulse‐based signal evaluates its coexistence with conventional radio systems. The transceiver structure is discussed, and the receiving performance is investigated in the additive white Gaussian noise channel. It is demonstrated that the proposed scheme is easier to match to the UWB emission mask than conventional UWB systems. The proposed scheme achieves the data rate requirement of WBAN; the logical control channel achieves better receiving performance than the logical data channel, which is useful for controlling and maintaining networks. The proposed scheme is also easy to implement.