COMS LNA的ADS设计研究

结合一个具体的低噪声放大器(LNA)设计实例,介绍了如何运用射频设计软件ADS(Advanced Design System)对CMOS低噪声放大器进行电路设计和仿真。设计中先初步构建了一个共源共栅结构的低噪声放大器电路,然后利用ADS对电路进行调试和优化,结合调试的过程说明了使用ADS的一些方法和技巧,并且最终设计出低功耗、低噪声、高增益、高稳定性的低噪声放大器,仿真的各项参数都达到了预期的指标要求。     

一种低功耗2.4GHz低噪声放大器设计

设计了一个低功耗2.4 GHz低噪声放大器,并详细阐述了电路的噪声匹配理论.该低噪声放大器采用经典的共源共栅结构,为了同时满足共轭匹配与噪声匹配,在输入管的栅源间增加了一个电容Cex.电路设计采用SMIC 65 nm CMOS工艺,并用Cadence进行仿真.仿真结果表明:电路在1.2V电源电压下的功耗小于7 mW,噪...     

适用于GSM900/GPS系统的双频段低噪声放大器设计

基于SMIC 0.18μm CMOS工艺,设计了一个适用于GSM900和GPS系统的并行式双频段低噪声放大器.电路采用1.8V电源供电,考虑到两级之间的匹配特性,运用了级间电感技术.介绍了输入、输出匹配电路的具体设计方法.运用Cadence中的SpectreRF软件进行仿真,结果表明,增益特性S21在两个频段均大于10...     

用于生物信号检测的低功耗CMOS模拟前端

为了符合低功耗的绿色环保理念,设计实现了可检测微弱心电、脑电信号的低功耗CMOS模拟前端集成电路。电路系统包含低噪声放大器、开关电容型增益可调放大器和逐次逼近型模数转换器(SAR ADC)等模块。低噪声放大器采用全差分Rail-to-Rail运放作为主体结构,代替了传统仪表放大器;增益可调放大器通过开关电容网络实现4种可调增益。与传统前端电路相比,设计中增加了片上SAR ADC模块,改善了现有前端电路多采用模拟输出的不足。电路基于GSMC 0.18 μm CMOS工艺进行设计,采用Cadence Spectre工具完成仿真。仿真结果表明,在1.8 V电源电压下,前端电路整体功耗为115.6 μW,能够实现准确的数字输出。     

一种低噪声高增益零中频放大器的设计与实现

文中介绍了一种低噪声的零中频放大器的设计与实现,通过选用合适的集成运算放大器芯片,完成低噪声、高增益并具备滤波效果的零中频放大器的设计.阐述了运放芯片的选择依据,电路的工作原理并使用Cadence制板软件完成了电路板的设计.实际测试结果表明,该电路工作稳定,噪声、增益、滤波特性等效果均很好.     

基于TSMC 0.18μm RF CMOS工艺的1.2 GHz LNA的设计和仿真

针对射频接收机芯片中的低噪声放大器(Low-Noise Amplifier,LNA)电路在工作时要求拥有更小的噪声系数和更好的隔离度等问题,采用TSMC 0.18μm RF CMOS工艺结合共源共栅结构设计了一款低噪声放大器,在导航接收机中主要用来接收GPS L2频段信号和BDS B2频段信号。通过对器件尺寸的计算和选择,使得电路具有良好的噪声性能及线性度。利用Cadence软件中Spectre对所设计的电路进行仿真。得到仿真结果为:LNA在1.8 V电源电压下,功耗为4.28 mW,功率增益为18.51 dB,输入回波损耗为38.67 dB,输出回波损耗为19.21 dB,反向隔离度S_(12)为-46.91 dB,噪声系数(Noise Figure,NF)为0.41 dB,输入1 dB压缩点为-11.70 dBm,输入三阶交调点为-1.50 dBm。     

无线应用CMOS低噪声放大器的设计

基于射频CMOS集成电路技术, 设计出用于无线通信系统的CMOS低噪声放大器.对影响其增益、噪声系数的阻抗匹配进行了分析.采用TSMC的0.35 μm射频工艺库,在ADS仿真平台上对低噪声放大器电路进行了仿真.其中,低噪声放大器设计成差分结构,提供了13 dB增益、-10 dBm IIP3、-13 dBm P1dB、1.9 dB的噪声系数和55 mW的功耗.     

一种低噪声大动态范围跨阻放大器的设计

基于CMOS反相器结构跨阻放大器,提出了一种低噪声大动态范围跨阻放大器电路结构。对电路进行跨阻分析和噪声分析,从而指导电路设计。采用XFAB 0.6μm CMOS工艺提供的PDK,在Cadence SpectreS环境下进行电路设计、版图设计、仿真验证等。测试结果表明,该电路静态功耗为112 mW,最大跨阻增益为91.2 kΩ,带宽为146.7 MHz（-端）及168.4 MHz（＋端）,波形失真小。该电路已经运用到光接收机中,性能良好。     

高性能CMOS运算放大器的设计

基于0.5μm标准CMOS工艺,利用折叠式共源共栅电路和简单放大器级联结构,设计了一种增益高、建立时间短、稳定性好和电源抑制比高的低压CMOS运算放大器.用Cadence Spectre对电路进行优化设计,整个电路在3.3V工作电压下进行仿真,其直流开环增益100.1dB,相位裕度59°,单位增益带宽10.1MHz,建立时间1.06μs.版图面积为410μm×360μm.测试结果验证了该运算放大器电路适用于电源管理芯片.     

0.9V2.4GHz CMOS低噪声放大器设计

使用TSMC0.18μm RF CMOS工艺,设计一个低电压折叠式共源共栅结构低噪声放大器(LNA).利用性能系数FoM(Figure of Merit)衡量其整体性能,并通过仿真找到使FoM最大的偏置电压.使用Cadence SpectreRF仿真表明,在0.9V电源下,2.4GHz处的反射系数良好.噪声系数NF仅为...