变频器直流电路的设计

交-直-交电压型变频器主电路的原理图上元器件少,且分布直观。但在实际的电路搭建过程中如果任意组合或考虑不周,那么这样的系统是存有安全隐患的。     

高速低功耗CMOS电荷泵的设计

提出一种适用于锁相环路的高速、低功耗电荷泵电路的设计。针对传统电荷泵电路的电流失配问题,本设计引入增益增强电路取代了传统电路中引用共源共栅来增加输出阻抗,大大提高了电路的性能。采用0.35μmCMOS工艺实现,在HSpice的平台下进行仿真。仿真结果表明,该电路充放电时间为40 ns,整体平均功耗为0.3 mW,实现了高速低功耗的目的。     

基于时钟恢复系统中的锁相环电路的设计

本文主要设计了基于相位控制技术的时钟恢复系统的PLL锁相环路.分别对各单元电路结构棗鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器进行设计.采用2.5V,0.25μm First Sillcon CMOS工艺来实现,并在SPICE平台下进行仿真.仿真结果表明,该PLL环路的锁定时间仅为2.4us,并且输出的频谱呈现出较高的纯度,具有高速、低噪声的特点.     

利用Cadence设计COMS低噪声放大器

结合一个2.4 GHz CMOS低噪声放大器(LNA)电路,介绍如何利用Cadence软件系列中的IC 5.1.41完成CMOS低噪声放大器设计.首先给出CMOS低噪声放大器设计的电路参数计算方法,然后结合计算结果,利用Cadence软件进行电路的原理图仿真,并完成了电路版图设计以及后仿真.仿真结果表明,电路的输入/输出均得到较好的匹配.由于寄生参数,使得电路的噪声性能有约3 dB的降低.对利用Cadence软件完成CMOS射频集成电路设计,特别是低噪声放大器设计有较好的参考价值.     

COMS LNA的ADS设计研究

结合一个具体的低噪声放大器(LNA)设计实例,介绍了如何运用射频设计软件ADS(Advanced Design System)对CMOS低噪声放大器进行电路设计和仿真。设计中先初步构建了一个共源共栅结构的低噪声放大器电路,然后利用ADS对电路进行调试和优化,结合调试的过程说明了使用ADS的一些方法和技巧,并且最终设计出低功耗、低噪声、高增益、高稳定性的低噪声放大器,仿真的各项参数都达到了预期的指标要求。     

天然气减压计量站在燃气电厂中的应用

简述了天然气减压计量系统的功能和设计准则以及作为天然气发电系统供料子系统的天然气减压计量站的一些独特特点，并介绍了Pietro Fiorentini公司生产的天然气减压计量站在燃气电厂中的具体应用情况。     

利用热转印方式制作三端稳压电路PCB板

本文介绍了在实验室快速制作单面板的基本流程与方法,并详细的介绍了在热转印过程中需要注意的事项,包括了转印纸打印设置、图形转移、覆铜板腐蚀和钻花的选择。     

0.65 V 3 mW CMOS低噪声放大器设计

给出了工作电压为0.65 V,功耗仅为3 mW的低噪声放大器设计。设计采用TSMC 0.18μm RF CMOS工艺完成。最终的电路仿真结果显示,在0.65 V的电源电压下,S21达到17 dB,S11小于-11 dB,噪声系数小于2.2 dB,线性度指标IIP3为-11.6 dBm。