扫描电路测试功耗综述

随着集成电路制造技术的发展.高集成度使得测试时的功耗成为集成电路设计必须考虑的一个重要因素,低功耗测试也就成为了测试领域一个令人关注的热点.目前,低功耗测试技术的研究还在发展之中,工业生产中低功耗测试方法还没有得到充分的应用.在集成电路中采用扫描结构的可测试性设计方法,能够提高测试覆盖率.缩短测试时间,已在集成电路测试中得到大量应用.基于扫描结构的数字集成电路,学术界已提出了许多方法降低该电路的测试功耗,本文对此方面的研究进行综述.随着测试技术的发展,测试功耗的理论也将日益深入.     

基于LFSR优化的BIST低功耗设计

在BIST(内建自测试)过程中,线性反馈移位寄存器作为测试矢量生成器,为保障故障覆盖率,会产生很长的测试矢量,从而消耗了大量功耗.在分析BIST结构和功耗模型的基础上,针对test-per-scan和test-per-clock两大BIST类型,介绍了几种基于LFSR(线性反馈移位寄存器)优化的低功耗BIST测试方法,设计和改进可测性设计电路,研究合理的测试策略和测试矢量生成技术,实现测试低功耗要求.     

集成电路低峰值功耗研究

随着手持设备的兴起和芯片对晶片测试越来越高的要求。内建自测试的功耗问题引起了越来越多人的关注，本文对目前内建自测试的可测性设计技术进行了分析。并提出了折叠种子优化降低节点峰值功耗模型，通过调整种子结构和测。试向量的相关性的办法来避免过高的SoC测试峰值功耗，采取了屏蔽无效测试模式生成、提高应用测试向量之间的相关性以及并行加载向量等综合手段来控制测试应用，使得测试时测试向量的输入跳变显著降低．从而大幅度降低节点的峰值功耗。实验结果表明。该方案可以有效地避免BIST并行执行可能带来的过高峰值功耗。     

基于变游程编码的测试数据压缩算法

基于IP核的设计思想推动了SOC设计技术的发展,却使SOC的测试数据成几何级数增长.针对这一问题,本文提出了一种有效的测试数据压缩算法——变游程(Variable-Run-Length)编码算法来减少测试数据量、降低测试成本.该算法编码时同时考虑游程0和游程1两种游程,大大减小了测试数据中长度较短游程的数量,提高了编码效率.理论分析和实验数据表明,变游程编码能取得较同类编码算法更高的压缩效率,能够显著减少测试时间、降低测试功耗和测试成本.     

一种峰值功耗约束下的SoC蚁群测试调度算法

基于扫描链技术的SoC芯片测试可产生比正常使用模式下更大的功耗,这将会对器件可靠性产生不利影响,故在测试时需要将芯片测试功耗控制在允许峰值功耗之下.文中采用蚁群优化思路设计SoC测试调度算法,用于在峰值功耗和TAM总线最大宽度约束下降低SoC测试时间.实验结果表明,本方法优于先前已发表的相关方法.     

SOC芯片的可测试性设计与功耗优化

介绍了数字集成电路可测试性设计与测试覆盖率的概念,针对一款电力网通信芯片完成了可测试性设计,从测试的覆盖率、功耗等方面提出了优化改进方案,切实提高了芯片的测试覆盖率,缩减了测试时间和成本,降低了测试功耗,同时保证了芯片测试的可靠性,最终使芯片顺利通过量产测试。     

一种3D堆叠集成电路中间绑定测试时间优化方案

中间绑定测试能够更早地检测出3D堆叠集成电路绑定过程引入的缺陷,但导致测试时间和测试功耗剧增.考虑测试TSV、测试管脚和测试功耗等约束条件,采用整数线性规划方法在不同的堆叠布局下优化中间绑定测试时间.与仅考虑绑定后测试不同,考虑中间绑定测试时,菱形结构和倒金字塔结构比金字塔结构测试时间分别减少4.39%和40.72%,测试TSV增加11.84%和52.24%,测试管脚减少10.87%和7.25%.在测试功耗约束下,金字塔结构的测试时间增加10.07%,而菱形结构和倒金字塔结构测试时间只增加4.34%和2.65%.实验结果表明,菱形结构和倒金字塔结构比金字塔结构更具优势.     

确定性测试矢量生成的低功耗设计

在组合电路内建自测试过程中,为了保证在获得较高故障覆盖率的条件下,减少测试功耗,提出了一种确定性低功耗测试矢量的生成结构,该结构利用可配置反馈网络的LFSR作为确定性矢量生成器,并结合单翻转矢量插入逻辑的时钟复用原理,使确定性测试矢量间插入了单一跳变的测试矢量。通过对组合电路集ISCAS’85的实验,表明该设计不仅提高了故障覆盖率,缩短了测试时间,而且能有效降低电路的总功耗、平均功耗和峰值功耗。     

基于LFSR优化的BIST低功耗设计

在BIST(内建自测试)过程中,线性反馈移位寄存器作为测试矢量生成器,为保障故障覆盖率,会产生很长的测试矢量,从而消耗了大量功耗。在分析BIST结构和功耗模型的基础上,针对test-per-scan和test-per-clock两大BIST类型,介绍了几种基于LFSR(线性反馈移位寄存器)优化的低功耗BIST测试方法,设计和改进可测性设计电路,研究合理的测试策略和测试矢量生成技术,实现测试低功耗要求。     

降低数字集成电路测试功耗的向量排序方法

研究了数字集成电路测试过程中的功耗问题,提出一种新的测试向量重排序方法,有效地减小了测试过程中电路状态的翻转次数.该方法根据电路结构和测试集的特征计算输入的影响度系数,定义加权海明距离,在不影响故障覆盖率的前提下,有效地降低了测试功耗.实验结果显示,经过该方法重排序后的测试集在测试过程中功耗平均降低48.07％,明显优于海明距离法.     

Low-power multi-core ATPG to target concurrency

A function-based automatic test pattern generation (ATPG) tool for embedded core testing is presented that reduces test cost and considers test power dissipation of system-on-chip (SoC). Cores are tested concurrently with the use of test functions, as opposed to simple patterns, and by I/O pin allocation on the test access mechanism (TAM) during a compact ATPG process. Turnaround time benefits from pre-existing test vectors, or test functions supplied by the provider of each core. The presented method also targets low-power dissipation by considering the switching activity on the SoC inputs. Experimental results show a significant reduction in the test application time due to the achieved level of concurrency.     

Automatic flux-weakening control of permanent magnet synchronousmotors using a reduced-order controller

This study presents a novel means of designing a simple and effective position and velocity controller for permanent magnet synchronous motors (PMSM). In contrast to the conventional two-loop control methods with full-state feedback, the proposed controller does not need current information of the motor for feedback purposes. However, under normal operation the steady-state d-axis current can still be controlled to zero to minimize power dissipation. In addition, implementing a simple overmodulation strategy allows the controller to automatically generate a flux-weakening control to expand the range of operating speed when voltage saturation occurs. In addition to not depending on system parameters used by the controller, the automatically generated demagnetizing current is also optimal in the sense of minimum power dissipation that differs from the maximum output torque design or the constant power design of the general flux-weakening control methods. Simulation and experimental results show that the controller can achieve an effective speed and position control with near-minimum power dissipation, even when voltage saturation occurs     

实现测试复用的SOC设计中的测试结构

在系统芯片SOC(system on a chip)设计中实现IP核测试复用的芯片测试结构一般包含两个部分：1)用于传送测试激励和测试响应的片上测试访问机制TAM;2)实现测试控制的芯片测试控制器。文章分析了基于测试总线的芯片测试结构,详细阐述了SOC设计中测试调度的概念,给出了一种能够灵活实现各种测试调度结果的芯片测试控制器的设计。     

AC/DC开关电源脉宽调制芯片的低功耗设计

基于AC/DC开关电源PWM控制芯片的工作原理,分析了其产生功耗的主要来源,提出了两种减小芯片功耗的方法,一是采用电流源和电流沉串联方式构成的输出驱动电路,通过消除CMOS电路的瞬态短路导通现象,降低该电路模块的功耗;二是采用跳周工作模式,使芯片在轻载和空载情况下,降低功率开关管的开关损耗.     

高亮度LCoS微显示器的接口设计

为了提高LCoS微显示器的亮度，提出了双拍存储伪并行的驱动方式，设计了适用于高亮度LCoS微显示器的接口ASIC（专用集成电路），从而使LCoS微器的亮度可以提高数倍，并获得了更小的接口尺寸和更低的功耗。     

基于DRV595的激光器恒温控制系统

半导体激光器的输出波长和功率随温度变化而变化,为了确保激光器工作性能,须对其进行恒温控制。采用脉冲宽度调制功率驱动器DRV595驱动半导体制冷器的方法,设计了一种双向大电流输出的高精度温度控制系统。在S域对系统进行了建模分析,搭建经典比例-积分-微分控制器,采用桥式采样电阻,纯硬件电路实现,结构简单,省掉了数字控制器的复杂软件编写。在常温试验中取得了±0.03℃的控制精度,DRV595集成脉冲宽度调制和双向MOSFET,输出电流最大为±4A。双向电流驱动半导体热电制冷器,实现了无死区控制。结果表明,脉冲宽度调制方式驱动和低输出级电阻大大降低了功率耗散。该系统工作稳定、功耗低、控制精度较高,具有实用价值。     

LCD控制器中异步电路的设计

异步电路的设计能够解决功耗、系统速度、时钟偏移等问题,成为当前VLSI研究的热点.文章提出了4级灰度LCD控制器异步电路的设计方案,通过异步控制以消除无效操作从而降低功耗,经验证平均功耗仅为同步电路的23.7%：异步电路还实现了部分显示和滚屏等功能,加快了系统响应速度.     

基于云进化算法的NoC测试规划

针对NoC测试时,如何在功耗限制下利用有限的片上资源最大化并行测试,以优化NoC测试时间的问题,文中提出一种利用云进化算法进行测试规划的方法,可以有效提高测试效率。该方法复用NoC的片上资源作为TAM,采用非抢占式测试和XY路由方式,通过云进化算法优化待测IP核在各条TAM上的分配方式寻找最佳方案。在ITC'02标准电路上的实验结果表明,该方法有效降低了测试时间,提高了测试效率。     

A Low-Power Stand-Alone Adaptive Circuit for Harvesting Energy From a Piezoelectric Micropower Generator

An adaptive energy-harvesting circuit with low power dissipation is presented and demonstrated, which is useful for efficient ac/dc voltage conversion of a piezoelectric micropower generator. The circuit operates stand-alone, and it extracts the piezoelectric strain energy independent of the load and piezoelectric parameters without using any external sensor. The circuit consists of a voltage-doubler rectifier, a step-down switching converter, and an analog controller operating with a single supply voltage in the range of 2.5–15 V. The controller uses the piezoelectric voltage as a feedback and regulates the rectified voltage to adaptively improve the extracted power. The nonscalable power dissipation of the controller unit is less than 0.05 mW, and the efficiency of the circuit is about 60% for output power levels above 0.5 mW. Experimental verifications of the circuit show the following: 1) the circuit notably increases the extracted power from a piezoelectric element compared to a simple full-bridge diode rectifier without control circuitry, and 2) the efficiency of the circuit is dominantly determined by its switching converter. The simplicity of the circuit facilitates the development of efficient piezoelectric energy harvesters for low-power applications such as wireless sensors and portable devices.