共查询到18条相似文献,搜索用时 671 毫秒
1.
本文介绍了一种高速单片CMOS12位D/A转换器的设计。着重阐述了电阻开关网络的按比例匹配设计原理、结构特点,激光动态修调网络的结构设计,以及逻辑控制和功能特点。该D/A转换器的线性误差、微分误差满刻度误差均满足12位精度。在15V工作电压下,满度电流建立时间为0.6μs,功耗20mW。 相似文献
2.
介绍了一种电流型10位D/A转换器的设计。着重阐述了差分式电流开关,R-2R梯形电阻、二进制电流加权网络和精密基准源的设计原理和结构。该D/A转换器采用线性兼容I2L工艺制作,具有体积小、功耗低、可靠性高、使用方便灵活等特点。线性误差、微分线性误差均低于1/2LSB,建立时间≤200ns,在-15V电源下功耗低于60mV。 相似文献
3.
介绍了一种适于数字CMOS工艺实现的优化流水线结构A/D转换器的设计。并从如何减少误差来源,消除误差影响,减小电路设计难度等方面对该结构进行了详细分析。公式论证和仿真结果表明,采用该方案可实现20MHz工作频率和10位分辨率的高速高精度、低功耗A/D转换器。 相似文献
4.
5.
采用硅双极工艺制作了一种单片8位高速乘法型D/A转换器。该电路具有精度高、速度快、与各种逻辑兼容、使用灵活等特点,在数据采集、数据处理系统、CRT、波形产生器、A/D转换器、伺服马达、VCD、可编程电源、音响编码及衰减器、高速调制及解调装置中具有广泛的应用前景。 相似文献
6.
7.
介绍了超高速A/D转换器的四种常用结构:全并行(闪烁型)结构、二步式结构、折迭插入式结构以及每级一位结构。以8位超高速A/D转换器为例,分析比较了这四种结构的工作原理、结构特点、以及设计制作上存在的问题;并着重对折迭插入式ADC的结构原理进行了详细介绍。超高速A/D转换器主要应用于高分辨率雷达,特别是带有活动目标的雷达、以及数字存储示波器、瞬态记录仪和HDTV等方面。 相似文献
8.
一种分区式高速12位A/D转换器 总被引:1,自引:0,他引:1
介绍了一个高速12位分区式A/D转换器的设计。电路采用“3位+3位+8位”的三级分区式结构。其中的8位ADC为折叠插入式ADC,误差校正采用模拟校正、数字编码形式。采用2μmBiCMOS设计规划设计的电路,经PSPICE仿真,在±5V电源下,采样频率高达3MHz。 相似文献
9.
超高速A/D转换器结构 总被引:1,自引:1,他引:0
介绍了超高速A/D转换器的四种常用结构:全并行(闪烁型)结构、二步式结构、折迭插入式结构以及每级一位结构。以8位超高速A/D转换器为例,分析比较了这四种结构的工作原理、结构特点、以及设计制作上存在的问题;并着重对折迭插入式ADC的结构原理进行了详细介绍。超高速A/D转换器主要应用于高分辨率雷达,特别是带有活动目标显示的雷达、以及数字存储示波器、瞬态记录仪和HDTV等方面。 相似文献
10.
叙述了高速14位A/D转换器结构方案,着重针对两级串并联A/D转换器的特殊部分--数字校正进行了讨论。深入分析了模差与误差问题,详细阐述了预校正转移并消除第一级ADC所产生的高位数码误差的原理和数字校正求和使高位数码变准确的机理。用一个14位A/D转换器设计实例证明数字校正子系统在串并联A/D转换系统中的效果。最后指出两级串并联A/D转换系统设计是多级串并联转换系统设计的基础。 相似文献
11.
12.
13.
介绍了一种单斜坡积分型模/数转换器的设计原理及关键技术。提出了输入对管匹配和非匹配失调设计技术,从电路、版图和工艺上进行优化设计。采用铝栅工艺研制的SAD4447六通道模/数转换器在5V、10V、15V三种电源下工作,转换线性度<0.3%,电路在-55~125°C环境温度下能可靠地工作 相似文献
14.
《Solid-State Circuits, IEEE Journal of》1979,14(6):912-920
A new multiple-differential-voltage input, MOS, sampled-data, `charge-balance' comparator which can `weight' or scale each of many input voltage pairs has been developed. This comparator easily allows a differential analog input voltage capability on a monolithic A/D converter and greatly reduces the required number of resistors and decoding switches of a potentiometric successive approximation register (SAR) A/D design. An 8 bit converter has been built which uses 20 Rs and 32 switches as compared to the 256 Rs and 512 switches of a standard 2/SUP N/R ladder design. Measurements made on the 8 bit A/D converter are reported and indicate that at least 12 bit converters are possible with this technique. Therefore, a 13 bit converter has been designed which exhibits even greater component reductions-33 Rs and 64 switches instead of 8192 Rs and 16384 switches. A simple interface to microprocessors is provided for both converters which makes use of the standard logic signals of the control bus where the A/D is designed to appear as memory or an I/O port to the microprocessor. A new flexible reference voltage circuit is presented which, in combination with the analog differential input voltage feature, can accommodate arbitrary analog input voltage spans with any desired zero scale offset. 相似文献
15.
介绍了一种高精度电荷平衡式电压频率转换器的电路设计与工艺制作,并给出研究结果。设计的电路输入电压范围为0~10MHz,在满刻度为1MHz下,其非线性度小于0.5%。该电路可广泛应用于航空、航天、雷达、通讯、导航以及远距离传输等领域。 相似文献
16.
A dual-mode 700-Msamples/s 6-bit 200-Msamples/s 7-bit A/D converterin a 0.25-μm digital CMOS process
Nagaraj K. Martin D.A. Wolfe M. Chattopadhyay R. Pavan S. Cancio J. Viswanathan T.R. 《Solid-State Circuits, IEEE Journal of》2000,35(12):1760-1768
The design of a high-speed analog-to-digital (A/D) converter for hard disk drive read channels is described. The A/D converter uses a flash architecture with an interleaved sample and hold and interpolating comparator pre-amplifiers. It has 6 bits of resolution at full speed as well as a 7 bit mode operating at a lower speed. The 7 bit mode is useful for servo signal processing. This A/D converter has been implemented in a four-level metal single-poly 0.25 μm CMOS technology. The device operates at a speed of up to 700 MSamples/s in the 6 bit mode while maintaining a signal-to-noise-plus-distortion rate (SNDR) of greater than 35 dB at input frequencies of up to one-fourth the sampling rate. In the 7 bit mode, the device operates at up to 200 MSamples/s with a SNDR greater than 41 dB. It occupies an active area of 0.45 mm2 and consumes less than 187 mW of power 相似文献
17.
This paper describes a 10 bit CMOS current-mode A/D converter with a current predictor and a modular current reference circuit. A current predictor and a modular current reference circuit are employed to reduce the number of comparator and reference current mirrors and consequently to decrease a power dissipation. The 10 bit current-mode A/D converter is fabricated by the 0.6 m n-well double poly/triple metal CMOS technology. The measurement results show the input current range of 16–528 A, DNL and INL of ±0.5 LSB and ±1.0 LSB, conversion rate of 10 M samples, and power dissipation of 94.4 mW with a power supply of 5 V. The effective chip area excluding the pads is 1.8 mm×2.4 mm. 相似文献
18.
介绍了一种用于相控阵雷达的低功耗铁氧体驱动器和功率MOS管的电路设计,工作在9V时,其功耗小于18mW。该电路内含D/A转换器、双路比较器、触发器和组合逻辑电路。 相似文献