基于状态机的帧同步VHDL设计

帧同步是数字同步复接设备中的重要部分。本文采用FPGA设计了一种基于同步状态机的帧同步检测电路，具有帧同步的前方保护和后方保护以及接收端的定时功能，可以集成在一片FPGA芯片内，用于数字通信系统收端的帧同步和定时。     

基于FPGA的PCM帧同步检测及告警电路的设计

帧同步单元是脉冲编码调制(PCM)设备中的重要部分.文章采用现场可编程门阵列(FPGA)设计了一种基于同步状态机的帧同步检测电路,该电路具有帧同步的前方保护、后方保护和循环冗余校验(CRC)复帧同步保护功能,大大降低了漏同步和假同步概率,并提供CRC误块检出功能,可以集成在一片FPGA芯片内,用于数字通信系统收端的帧同步和定时.     

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开,实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案。同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求。     

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开.实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案.同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求.     

基于FPGA的光纤通信系统中帧同步头检测设计

为实现设备中存在的低速数据光纤通信的同步复接／分接，提出一种基于FPGA的帧同步头信号提取检测方案，其中帧头由7位巴克码1110010组成，在数据的接收端首先从复接数据中提取时钟信号，进而检测帧同步信号，为数字分接提供起始信号，以实现数据的同步分接。买验表明，此方案成功地在光纤通信系统的接收端检测到帧同步信号，从而实现了数据的正确分接。     

一种基于FPGA帧同步电路设计

描述了一种基于FPGA实现的数字通信系统帧同步电路原理，在MAX＋PLUSII平台上采用图形设计和VHDL硬件描述语言设计方式设计了数字通信系统帧同步电路，详细说明了关键部分的设计过程，给出了设计的项层文件和相关的仿真图，整个电路可集成到FPGA芯片中，是实现通信系统的全数字化的基础。     

一种光通信同步电路的设计

介绍了一种光纤通信系统中基于FPGA的同步电路的原理,该电路实现了同步电路的全数字化.在MAX PLUS Ⅱ仿真环境下结合原理图和VHDL语言实现了位同步和帧同步电路的综合、仿真和配置.仿真结果表明,该电路能比较准确地恢复位同步和帧同步信号,性能优于传统的集成电路,具有较高的使用价值.     

一种大气激光通信中时隙同步和帧同步的实现

时间同步是数字通信的前提,没有时间同步就不能进行数字通信.介绍了一种采用FPGA和DSP实现的大气激光通信的实现方案,对时隙同步和帧同步进行了详细分析,巧妙地构造了时隙同步和帧同步的硬件电路.这种方法比较简单而且切实可行,便于工程应用.     

基于802.16d的定时同步算法改进及FPGA实现

提出了一种适用于IEEE 802.16d系统的帧检测和定时联合同步方法,并采用VirtexⅡPro系列xc2vp30FPGA进行了验证,结果表明：该算法不仅能有效地实现802.16d中OFDM系统帧检测和符号定时,而且可降低硬件资源的消耗。     

MIMO-OFDM系统定时同步算法

应用MIMO—OFDM无线通信系统的空间信号资源，提出了基于单个前导符号的MIMO--OFDM系统帧定时和符号定时同步的分集算法，以克服高速无线多径信道中深衰落对MIMO—OFDM系统定时同步性能的影响，给出了具体的帧定时、符号定时同步的分集算法以及在高速无线多径信道COST207模型下帧定时和符号定时同步的仿真结果。     

FH-OFDM系统同步算法研究与FPGA实现

研究了FH-OFDM系统的跳频同步方法和定时同步方法。跳频同步中利用GPS同步脉冲保证了接收机的时间基准。定时同步中使用了基于最小均方差的判决方法,对匹配滤波器进行了改进,有效地减少了载波频偏的干扰,并针对FPGA应用对算法进行了简化。对FH-OFDM同步系统进行了FPGA实现,性能测试结果表明该同步实现方法可以快速准确地检测到信号帧以及各个符号的起始位置。     

QPSK全数字接收机定时同步环路

将三阶立方拉格朗日多项式内插算法和Gardner定时误差检测算法应用于QPSK全数字接收机定时同步环路,并对构成环路的其他部分,环路滤波器以及数控振荡器进行分析并提出实现方法。通过仿真,证明上述算法具有良好的性能,可以很好的解决定时同步问题,并在FPGA上实现整个环路设计方案,使得数字解调的硬件实现具有良好的灵活性和可移植性。     

基于内插滤波器符号同步的实现

比较了同步采样和异步采样条件下符号同步实现方法的不同,在全数字接收机中需要采用内插方法来实现符号同步,内插滤波器是一种线性时变滤波器,在工程中可以采用多项式内插函数来近似,采用FARROW结构实现。在此基础上介绍了内插法符号同步环路的结构,组成单元,其中详细介绍了内插控制器和定时误差检测器的原理。在AWGN信道中针对QAM64信号进行了仿真和实现,眼图和星座图恢复良好,该符号同步环路可以应用于侦察接收机的解调器中。     

一种PCM/FM接收机的定时同步设计和实现

时钟同步是接收机的关键问题,传统模拟解调灵活性差,调试复杂。针对测控中常用的PCM/FM体制,介绍了一种全数字接收机的定时同步方法,采用数字转换跟踪环估计定时误差,通过内插计算和反馈控制采样时钟完成误差校正。同步计算全部由软件实现,设计灵活。Matlab仿真及VHDL代码的硬件实测结果表明,该方法同步时间快、定时精度高,适合FPGA实现。     

帧同步电路的设计

帧同步是数字同步复接设备中的重要部分，通过讨论两种常用帧同步方法的工作原理及优缺点。针对使用普遍的置位调整法，说明了其工作原理。采用自上而下的设计方法。在MaxPlusⅡ开发软件上设计实现了帧同步电路。     

DSSS接收机中PN码同步的FPGA实现

PN码同步是直接序列扩频通信系统实现正确解调的首要条件,由于发送端和接收端的时钟不同所造成的码片相位偏移将影响到传输数据的正确接收,因此根据PN码良好的自相关特性,提出了一种在基带数字信号处理中基于FPGA的能有效锁定发送端和接收端时钟,实现PN码同步的方案。并结合系统框图具体分析了同步捕获和跟踪中各个模块的功能和实现方法,跟踪模块中涉及到模拟电路部分的也给出了具体的电路设计,最后说明了调试过程中的一些问题及解决技巧。