帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开.实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案.同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求.     

基于同步状态机的帧同步实现

采用FPGA设计了一种基于同步状态机的帧同步检测电路，具有帧同步的前方保护和后方保护以及接收端的定时功能。全部电路由硬件描述语言实现。可以集成在一片CPLD或FPGA芯片内部，用于数字通信系统接收端的帧同步和定时。     

一种基于FPGA帧同步电路设计

描述了一种基于FPGA实现的数字通信系统帧同步电路原理，在MAX＋PLUSII平台上采用图形设计和VHDL硬件描述语言设计方式设计了数字通信系统帧同步电路，详细说明了关键部分的设计过程，给出了设计的项层文件和相关的仿真图，整个电路可集成到FPGA芯片中，是实现通信系统的全数字化的基础。     

基于FPGA的PCM-FM遥测中频接收机设计与实现

本文设计实现了一款基于FPGA的PCM-FM遥测中频接收机,在FPGA中实现遥测信号解调、位同步、帧同步等功能,系统码速率、帧长、帧同步码可灵活设置。接收机硬件结构简单,主要包括FPGA、ADC、电源转换芯片、USB接口芯片等常用器件,可单板实现,达到低成本、小型化设计要求。性能测试表明,中频接收机满足设计指标要求,目前该接收机已服务于多个项目。本文网络版地址：http：//www.eepw.com. cn/article/274756.htm     

基于FPGA的软件无线电同步系统设计与实现

设计并实现了一种基于FPGA的软件无线电同步系统,包括载波同步、位同步和帧同步。该同步系统可以通过设置相关参数,如Costas环中的NCO中心频率、相差计算控制参数、滤波器参数、位同步和帧同步的分频器系数即可实现较宽频率范围内的接收机同步。给出相应的仿真与实际测试,验证设计的正确性。     

基于状态机的帧同步VHDL设计

帧同步是数字同步复接设备中的重要部分。本文采用FPGA设计了一种基于同步状态机的帧同步检测电路，具有帧同步的前方保护和后方保护以及接收端的定时功能，可以集成在一片FPGA芯片内，用于数字通信系统收端的帧同步和定时。     

基于可编程逻辑门器件的高速脉冲位置调制通信系统设计

设计了一种用于地面至卫星上行通信链路的高速光通信系统,系统采用可编程逻辑门器件(FPGA)作为主控单元,脉冲位置调制(PPM)作为基本调制方式,针对PPM通信中的帧同步问题,设计了特别的帧头帧尾结构保证信息同步。另外接收端对PPM信号同步解调时的时隙同步采用了四个相位时钟同步提取的方法,有效地降低了FPGA的工作频率,简化了系统设计。PPM编码采用格雷码映射,有效地降低了误比特率。系统最终实现了20Mbit/s的通信速率,实际测试误码率(BER)为8.9×10-9。该系统为后续星地间图像数据信息传输提供了实验支持。     

基于FPGA的光纤通信系统中帧同步头检测设计

为实现设备中存在的低速数据光纤通信的同步复接／分接，提出一种基于FPGA的帧同步头信号提取检测方案，其中帧头由7位巴克码1110010组成，在数据的接收端首先从复接数据中提取时钟信号，进而检测帧同步信号，为数字分接提供起始信号，以实现数据的同步分接。买验表明，此方案成功地在光纤通信系统的接收端检测到帧同步信号，从而实现了数据的正确分接。     

基于FPGA的EoS系统中帧处理的改进与实现

根据ITU-TX.86协议的规定,设计了一种EoS系统,实现了IP数据包在基于SDH的骨干光传输网络中的高速传输。针对现有帧处理方案在帧同步时延和时钟抖动方面存在的问题,提出了改进的快速帧同步机制和时钟提取方案。采用廉价的FPGA硬件编程实现,通过电路综合与时序仿真表明,方案在缩短帧同步时延和消除时钟抖动方面具有较好的效果。     

一种基于二次扩频的帧同步提取的FPGA实现

本文介绍了一种利用扩频技术实现帧同步的方案,重点介绍了用补码配对相减匹配滤波法实现同步提取的原理及其FPGA设计实现,并在同步提取的基础上简要叙述了帧同步信号的抵消.     

VHDL实现PCM码解调程序模块设计

依据VHDL程序设计出针对现场可编程门阵列(FPGA)的脉冲编码调制(PCM)码解调电路.解调数据过程分为位同步、字节同步、帧同步和串并转换,并对相关程序模块进行仿真.通过调试硬件电路,验证了该PCM码解调系统所实现的功能.     

基于FPGA的彩色PDP逻辑波形产生电路

采用max plusⅡ电路设计软件和FPGA实现可编辑的逻辑波形产生电路，与高压驱动电路相结合实现了可编辑的高压脉冲序列产生电路，使不同结构或同一结构不同参数的显示屏可以共享一套电路系统，降低PDP研发成本，缩短研发周期。实验表明，采用同步电路设计的波形产生电路，工作稳定，输出波形光滑无“毛刺”。     

SDH传输系统中帧定位电路设计

为了更加有效与便捷地识别SDH（Synchronous digital hierarchy,同步数字体系）中帧的起始位置,保证帧同步的正确性,提出了一种SDH传输系统中帧定位电路的设计方法。通过反复调用模块与指示帧告警信号相结合的方法,防止帧定位产生伪同步与真失步现象。并采用Veri l og语言对设计进行了RTL级的描述、仿真和综合,最终以ASIC方式得到实现。该设计方法与传统设计方法相比,更加方便简洁地实现了较复杂的帧定位过程。实验证明该设计能够完成帧定位的过程。     

基于FPGA的PCM帧同步检测及告警电路的设计

帧同步单元是脉冲编码调制(PCM)设备中的重要部分.文章采用现场可编程门阵列(FPGA)设计了一种基于同步状态机的帧同步检测电路,该电路具有帧同步的前方保护、后方保护和循环冗余校验(CRC)复帧同步保护功能,大大降低了漏同步和假同步概率,并提供CRC误块检出功能,可以集成在一片FPGA芯片内,用于数字通信系统收端的帧同步和定时.     

基于FPGA的光电系统同步自适应电路设计与实现

针对光电系统内外同步信号需手动切换的问题,提出一种基于FPGA芯片的内外同步信号自适应切换的设计方法.利用Quartus Ⅱ软件图形设计和VHDL硬件描述语言设计了同步信号自适应电路,实现了内外同步信号的自适应切换,经波形仿真及在某光电系统中的应用,该电路简单可靠、集成度高,调试维护方便.     

基于FPGA的双通道旋转变压器测角系统

提出了一种基于FPGA的双通道旋转变压器测角电路设计方案,通过FPGA来控制AD2S82A、AD2S80A的解码和同步问题。同时用FPGA对转换后数据进行误差补偿和组合,以及二进制角度值的转换,提高了整个系统的集成度和可靠度。整个电路在Altium Designer 9.0设计环境下设计实现。采用Altera公司的EP2C35F484C6型FPGA芯片进行FPGA部分的仿真,实验和仿真的结果很好地实现了该方案的设计功能,并满足高精度、高速度转换的设计要求。