圆片级封装用玻璃通孔晶片的减薄工艺北大核心

对圆片级封装用玻璃通孔（TGV）晶片的减薄加工工艺进行了研究并最终确定出工艺路线。该减薄加工工艺主要包括机械研磨及化学机械抛光（CMP）过程。通过机械研磨,玻璃通孔晶片的残余玻璃层及硅层得到有效去除,整个晶片的平整度显著提高,用平面度测量仪测试该晶片研磨后的翘曲度与总厚度变化（TTV）值分别为7.149μm与3.706μm。CMP过程使得TGV晶片的表面粗糙度大幅度降低,经白光干涉仪测试抛光后TGV晶片的表面粗糙度为4.275 nm。通过该减薄工艺加工的TGV晶片能够较好满足圆片级封装时的气密性要求。     

磨削工艺对晶片TTV的影响

磨削工艺直接影响着磨削后晶片的表面质量参数,在这些参数中,总厚度变化(TTV)是鉴别晶片几何参数好坏的重要指标之一.分析了磨削工艺中承片台转速、主轴进给速度、主轴转速对TTV的影响.     

InSb晶片化学抛光研究

机械抛光会给InSb晶片表面造成一定程度的机械损伤,增加表面的粗糙度,从而影响器件的性能.化学抛光可以有效地去除表面划痕,改善晶片的表面形貌,降低粗糙度.用低浓度的澳一甲醇溶液对机械抛光后的InSb晶片进行了化学抛光,并对化学抛光前后的InSb晶片进行了表面形貌、总厚度偏差(TTV),粗糙度、表面组分和杂质对比分析.实验结果表明,用低浓度的溴-甲醇溶液对InSb晶片进行化学抛光,腐蚀速率平稳且容易控制,能有效去除表面划痕,从而得到光滑、平坦的表面.晶片表面的粗糙度为6.443nm,TTV为3.4μm,In/Sb原子比接近1.与传统的腐蚀液CP4-A,CP4-B相比,用低浓度的溴-甲醇溶液对InSb晶片进行化学抛光,可以获得更低的表面粗糙度和TTV,且In/Sb的原子比更接近于1.     

一种改善晶片几何参数的研磨技术

研究表明,研磨工艺对改善半导体晶片几何参数非常关键.本文提出了一种在研磨工艺中采用多组厚度递减的游星片和晶片翻面的方法,有效地改善了晶片的几何参数.     

金刚石多线切割设备在SiC晶片加工中的应用

介绍了金刚石多线切割设备的原理,并采用直径为250μm的金刚石线进行切割工艺实验。使用不同的工艺参数,比较了不同工艺参数对晶片TTV(整体厚度偏差)的影响,给出了实验比较结果,通过改变工艺参数可以使各切割片的TTV控制在25μm之内。     

热释电红外探测器PZT晶片粘接质量控制

热释电红外探测器芯片研制中,晶片粘接是芯片研制中的关键工艺之一。本文详细论述了粘接胶的选择依据及晶片粘接质量控制。确定了适合器件研制的粘接胶和粘胶工艺流程。对粘接中出现的问题及解决办法进行了讨论。研制出了完全能满足器件工艺要求的热释电探测器PZT晶片。     

ULSI关键工艺技术——纳米级化学机械抛光

IC器件尺寸的纳米化,要求高的光刻曝光分辨率,在采用短波长和大数值孔径曝光系统提高分辨率的同时导致了焦深变浅,进而对晶片表面的平坦化要求越来越高。在比较了IC工艺中的四种平坦化技术基础上,重点综述了唯一可以实现全局平坦化的化学机械抛光(CMP)方法的发展、应用及展望。     

化学腐蚀对超薄锗片机械强度的影响

随着锗太阳能光伏产业的发展,锗抛光片得到了广泛的应用。机械强度对锗衬底抛光片的质量和成品率有着重要的影响,采用化学腐蚀工艺,通过酸碱腐蚀实验的开展以及腐蚀温度、腐蚀液配比的控制,确立了提高锗单晶片机械强度的化学腐蚀工艺,腐蚀后晶片表面均匀,磨削纹路清晰可见,TTV小于3μm,机械强度为31-40N,完全满足应用要求。     

4 in InSb晶片加工技术研究

在红外探测领域,InSb材料已经大规模地被用于制造3～5 μm波长范围的焦平面阵列探测器。对更大规模、更高性能探测器的需求日益增长,而该类探测器需要在更大尺寸、更高质量的晶片上制备。所以,对4 in InSb晶片加工技术进行了研究。通过优化研磨、抛光工艺参数,最终获得总厚度偏差小于等于10 μm、翘曲度小于等于20 μm、表面粗糙度小于1 nm、表面质量优的4 in InSb晶片,提高了加工效率,能够满足大规模高质量红外焦平面探测器的使用需求。     

APC在CMP工艺中的应用II

晶片到晶片（Wafer-to-Wafer）的均匀控制在晶片至晶片均匀性的控制中．iAPC通过对研磨时间的动态调整，使得研磨后的晶片厚度值达到或少偏离预定的目标值。对于晶片至晶片均匀性的控制．它的控制模型函数必须能够补偿由于连续进来的晶片厚度的变化而引起研磨时间的不同。     

晶圆减薄机的研发及应用现状

介绍了硅片超精密磨削加工工艺的原理和特点,报告了国内外硅片超精密磨削技术与装备的研究与应用现状,强调了我国开展大直径硅片超精密磨削技术和装备研究的必要性。     

硅片表面磨削技术的应用研究

随着IC制造技术的飞速发展,为了增加IC芯片产量和降低单元制造成本,硅片直径趋向大直径化,原有的传统研磨工艺已不适应大直径硅片的加工,人们开始研究用硅片自旋转表面磨削方法来代替传统的研磨方法。通过实验的方法,对切割后的硅片表面进行磨削,获得了较理想的表面效果,达到了减少抛光去除量和抛光时间的目的。     

磷化铟单晶片三步抛光技术研究

在磷化铟单晶片的抛光工艺中,将整个抛光过程分为粗抛、中抛以及精抛三个阶段,分别实现对磷化铟抛光片的总厚度变化、局部厚度变化以及表面粗糙度的控制。在粗抛阶段,采取压纹结构的抛光布、硅胶直径大的抛光液、有效氯含量高的氧化剂等措施,使化学作用、机械作用在较高的作用模式下达到平衡,使磷化铟单晶片表面快速达到镜面水平。在中抛阶段,采取平面结构抛光布、硅胶直径较小的抛光液、过氧化氢为氧化剂等措施,使化学作用、机械作用在较低的作用模式下达到平衡,实现对磷化铟单晶片局部平整度的控制。在精抛阶段,采取绒毛结构抛光布、硅胶直径更小的抛光液、过氧化氢为氧化剂等措施,实现对磷化铟单晶片表面粗糙度的控制。     

300 mm Si片加工及最新发展

65 nm及以下线宽对Si片表面的各方面性能要求越来越高,主要体现在两个方面,一个是加工工艺,另一个是加工设备.在加工方法上,65 nm线宽用300 mm Si片不同于90 nm,如运用多步单片精密磨削,不仅可以提高表面几何参数,还可以减小表面特别是亚表面的损伤层.而对于加工设备,要求更加精密,特别是单面精抛光,在保证去除量的同时还要使Si片表面各点的去除量保持均匀.对目前300 mm Si片的磨削、抛光及清洗的每一道工艺流程,特别是相对于65 nm技术的一些加工流程及方法的最新发展进行了详细的论述,指出了300 mm Si片加工工艺的发展趋势.     

用于先进 CMOS电路的 150 mm硅外延片外延生长

随着大规模和超大规模集成电路特征尺寸向亚微米、深亚微米发展,下一代集成电路对硅片的表面晶体完整性和电学性能提出了更高的要求.与含有高密度晶体原生缺陷的硅抛光片相比,硅外延片一般能满足这些要求.该文报道了应用于先进集成电路的150mmP/P+CMOS硅外延片研究进展.在PE2061硅外延炉上进行了P/P+硅外延生长.外延片特征参数,如外延层厚度、电阻率均匀性,过渡区宽度及少子产生寿命进行了详细表征.研究表明:150mmP/P+CMOS硅外延片能够满足先进集成电路对材料更高要求,     

表面活性剂在P型锗片磨削工艺中的应用

由于锗材料具有优良的抗辐射性能,在航天领域获得了新的应用。在锗单晶片的磨削过程中,砂轮磨损产生的颗粒以及磨削下来的锗屑容易将砂轮阻塞,从而对锗单晶片表面的磨削纹路产生影响。通过试验,在去离子水管路上增加一条表面活性剂管路,可有效减少砂轮阻塞现象,降低砂轮修整的频率,提高了锗磨削片的表面质量。     

Process-induced stress and microcrack nucleation in GaAs wafers

Breakage of GaAs wafers during device fabrication leads to reduced yield and decreased quality control. Historically, wafer breakage that is not attributable to human or equipment errors has been assumed to be due to poor quality wafers. We present evidence that the probability of breakage during sub-micron GaAs device fabrication is a function of dielectric film edge stress, and not necessarily dependent on the magnitude of a critical flaw in the as-received wafer. X-ray residual stress measurements, x-ray topographic imaging, and three-point bend fracture measurements are used to determine the nature and origin of wafer breakage during those fabrication steps which induce large mechanical or thermal stresses. Our data show that the processing sequences that most influence wafer breakage are SiN passivation deposition and rapid thermal annealing implant activation. These processes are primarily responsible for large residual stresses developed in the near-surface layers of the GaAs substrate. For microelectronic applications, the existence of high film edge stresses nucleates microcracks, which further reduces fracture strength. The combined effects of high residual stress and low fracture strength make SiN passivated wafers more fragile (as compared to SiON passivated wafers), and therefore more likely to break during device processing.