TDI-CCD相机成像电路设计

本文首先介绍了TDI-CCD的原理与结构,然后围绕IL-E2 TDI-CCD详细介绍了我们设计的TDI-CCD成像电路。时序控制器基于FPGA实现,产生CCD成像系统的控制时序和设置各种成像参数;功率驱动电路将时序发生单元产生的单一逻辑电平转换为TDI-CCD所需的各种电平,并提供给TDI-CCD容性负载瞬态电流的驱动能力;级数选择部分采用模拟开关实现;针对CCD输出的视频信号特点,设计了低噪声放大预处理电路;信号处理采用了集成相关双采样、可编程增益控制、数字化偏置控制、嵌位、A/D转换等功能于一体的CCD视频处理专用集成芯片TDA8783。本设计实现了CCD成像系统的控制和处理,得到了高质量的图像。     

基于FPGA的线阵CCD驱动时序及模拟信号处理的设计

为保证线阵CCD在图像测量中正常、稳定工作,必须设计出适合其工作的时序驱动电路.在分析TCD1501D线阵CCD驱动时序关系的基础上,通过分析CCD输出的图像信号[1],给出了内、外相关双采样的时序控制.最后,利用quartus7.2软件平台结合VHDL语言进行开发,对所需驱动脉冲进行仿真设计.仿真结果表明,该驱动电路简单、功耗小、成本低、抗干扰能力强,适用于设备小型化的要求.     

高速面阵CCD图像采集系统的设计

高速高分辨率CCD器件的实用化是近年图像采集领域的一个研究热点.选用科学级柯达新型高分辨率可见光面阵CCD KAI-0304设计了一种高速图像采集系统.该系统采用KSC-100作为时序发生器驱动面阵CCD和信号处理器AD9840A,实现对CCD面阵输出模拟信号的高速A/D转换,并将信号快速转存至片外SDRAM存储器,经USB采集系统将数据发送到计算机.系统采用相关双采样(CDS)技术滤除信号中的相关噪声,提高了系统的信噪比,采集速度达40 Mbit/s,具有集成度高、低噪声、数据传输速度快等特点.经测试,系统工作稳定,为高端科学级CCD面阵的实用化提供了一种设计方案.     

掌形仪数据采集系统的设计

人体掌形识别对掌形数据的准确性要求很高,这对数据采集电路的低噪声和准确性提出了更高要求.根据CCD图像传感器需复杂驱动时序和空间采样离散模拟信号输出的特点,采用FPGA做CCD时序驱动电路、用前置电路对CCD输出信号做后级处理.由DSP对CCD数据进行A/D采集后存储到外扩大容量SDRAM存储器中.由实际硬件电路测出的实验结果表明,系统的可靠性、稳定性很好.为掌形识别系统提供了准确的数据保证.     

行间转移型面阵CCD成像系统设计

采用行间转移型面阵CCD KAI-1020作为图像传感器,以现场可编程门阵列（FPGA）为核心控制器,设计并实现了一个完整的成像系统。FPGA产生驱动时序、控制CCD上电顺序、调节曝光时间,并实现数据缓存。CCD模拟视频信号经过预处理,通过同轴电缆传输到CCD专用视频处理器进行相关双采样和模数转换,以10位像素深度输出到FPGA,数字视频信号经过差分芯片驱动以低压差分信号（LVDS）格式输出到数据采集卡。集成化视频处理电路提高了系统的信噪比,改善了成像质量。实验表明,CCD成像系统工作稳定可靠,像素读出时钟为10 MHz时,帧频为10帧/s。设计的CCD成像系统性能好、可靠性高、实现周期短,具有很强的可扩展性。     

一种高分辨率面阵CCD驱动及采集电路设计

针对高分辨率面阵CCD驱动及采集需求,研制了一种以双AD9920与FPGA为核心的CCD驱动及采集电路单元、利用AD9920硬件特性,设计了树状层次的驱动时序结构,将时序分为模式、场、垂直序列、垂直图样组四种层次。通过FPGA对各时序层次的动态组合和参数控制,建立了高内聚、低耦合的驱动时序模块,产生了精确同步的6路CCD驱动信号,实现了高分辨率图像的双通道A/D采集。通过可见光CCD成像实验表明,设计的电路达到了主要技术指标:图像分辨率为7 326×5 494,采集时间为1.3 s/帧,动态范围达到65.7 d B。     

基于FPGA的线阵CCD驱动时序及模拟信号处理的设计

为保证线阵CCD在图像测量中正常、稳定工作,必须设计出适合其工作的时序驱动电路。在分析TCD1501D线阵CCD驱动时序关系的基础上,通过分析CCD输出的图像信号[1],给出了内、外相关双采样的时序控制。最后,利用quartus7.2软件平台结合VHDL语言进行开发,对所需驱动脉冲进行仿真设计。仿真结果表明,该驱动电路简单、功耗小、成本低、抗干扰能力强,适用于设备小型化的要求。     

基于FPGA的高速长线阵CCD驱动电路

高速长线阵CCD相机主要用于航天推扫系统等高速图像数据的采集。本文以DALSA公司生产的IL-P4线阵CCD为例,研究了一种基于FPGA的高速线阵CCD驱动电路的设计方法,首先,分析了线阵CCD的基本结构和工作原理,并阐述了IL-P4驱动信号的时序要求。在ISE 13.4开发系统上,运用Verilog描述的分频器,设计了基于Xilinx公司的Spartan 3E平台的驱动电路。最后,采用ISIM软件进行仿真,并用示波器测试出FPGA输出的驱动脉冲。仿真和实验结果表明,FPGA输出结果完全符合IL-P4的高速驱动信号时序要求。本研究对长线阵高速CCD驱动电路的设计与实现具有较好的参考价值。     

应用于辐照实验的通用CCD测试电路设计

电荷耦合器件(CCD)辐射效应测试系统需具备通用性。通常情况下需要为每一种CCD设计一款测试电路,无法满足通用性要求,通用性电路的难点在于不同CCD要求不同的驱动通道数、驱动时序、信号占空比及工作点。提出了一种适用于多种CCD的测试电路设计方法。以现场可编程门阵列(FPGA)负责时序发生、工作点调节及整个系统的控制,驱动模块采用工作点可调的模式,并结合电荷泵技术,仅需更改FPGA设计及给驱动模块提供不同的工作点电压,便可使以上驱动参数可调,实现测试电路的通用性。采用该方法进行测试还可以适应CCD辐照后工作点的变化。最后通过正确驱动TCD1209线阵CCD和4096×96型TDI-CCD,并对TDI-CCD总剂量辐照实验进行正确的参数测试,验证了通用测试电路设计方法的可行性。     

基于CPLD的线阵CCD驱动电路设计方法的研究与实现

以典型的线阵CCD图像传感器件TCDl32D为例,设计和开发了一种线阵CCD驱动电路。电路主要采用了复杂可编程逻辑器件（CPLD）,充分发挥其＂可编程＂的技术特性,为用户提供了丰富的接口信号。介绍了该驱动电路的主要特性、工作原理和驱动时序的设计思想,阐述了逻辑设计原理,给出了CPLD实现电路和时序仿真图形.验证了CPL...     

基于FPGA的多功能雷达信号处理板硬件系统设计

为满足实时雷达信号处理需求,设计了一个多功能信号处理板。该处理板以一片高性能的现场可编程门阵列（FPGA）作为信号处理板的主要器件,使用存储器对高速海量数据进行外部存储,为了使计算机和FPGA进行更好的通信,进行了单片机的电路设计,使用模/数（A/D）和数/模（D/A）转换器进行模拟信号和数字信号的相互转变。     

机载紫外DOAS成像光谱仪CCD成像电路的设计及实施

机载紫外DOAS成像光谱仪通过获取大气与地表的折射或散射的紫外光辐射,监测大气痕量气体的分布与变化,其电子学部件的重要组成部分为CCD成像电路。采用帧转移型面阵CCD-47-20为图像传感器,以现场可编辑门阵列（FPGA）为核心控制器的成像电路模块,设计并实现了一套完整的机载紫外光谱仪成像系统。CCD成像电路完成包括CCD驱动时序电路、CCD数据采集电路,接收CCD模拟图像信号产生数字图像信号,将数字图像信号通过差分芯片驱动以低压差分信号（LVDS）传输给机载通讯系统等功能。讨论了机载紫外成像光谱仪的设计过程,并重点讨论了CCD成像电路的设计过程。设计的机载紫外DOAS成像光谱仪系统成像分辨率为0.286。实验证明满足大气污染气体的观测需求。     

基于CPLD的线阵CCD信号采集系统设计

文中基于复杂可编程逻辑器件设计一款高分辨率的线阵CCD信号采集系统。利用Verilog硬件描述语言进行了CPLD控制模块以及逻辑单元的程序设计,由图像专用A/D芯片中的相关双采样等特殊功能,实现了对CCD输出信号的噪声处理和模数转换,通过USB2.0接口实现了计算机终端采集和控制指令的实时传输。采用CPLD的设计方法具有驱动时序精确、采样速率快、抗干扰性强和输出信号稳定等特点。仿真结果证明,系统总体性能较好,上位机能正确显示采集到的CCD数据,噪声在允许的范围内,在不同的工作环境下,系统性能稳定。     

基于双单片机的线阵CCD驱动及信号处理系统

针对线阵CCD器件的驱动和信号处理,使用了2片STC11F02单片机,一片产生CCD驱动时序信号,另一片负责测量控制及与上位机进行通信。采用硬件的方法对CCD输出信号进行处理,直接得到光斑中心位置,不需要进行A/D转换。试验结果说明测量精度可达0.007 mm。该电路成本低,体积小,速度快,可广泛应用于基于线阵CCD的非接触式几何量测量。     

基于FPGA的红外光谱信号采集系统设计

介绍了一种基于现场可编程门阵列（field-programmable gate array, FPGA）的红外光谱信号采集系统实现方案,采用Altera公司的EP2C35系列的FPGA为控制核心,完成多路模拟开关切换、A/D转换、数据存取等功能,实现对64路红外光谱信号的采集。同时针对光谱仪输出的微弱直流信号,设计信号调理电路来抑制噪声,最后通过串口通信将数据传给上位机;简介了各功能模块的实现方案,并进行了实验验证,结果表明该系统的精度和可靠性高,并且最小可检测到0.23 μV的微弱直流信号,实际信噪比达到45 dB。     

CCD成像系统的模拟自校图形设计

目前航天遥感领域CCD自校图形都是数字式的,仅能在数字链路上检测FPGA逻辑模块和图像数据传输模块,而视频AD模块一直未能实现在轨检测。提出了一种驱动芯片+数模转换芯片的架构,搭建了易行可靠的电路,仿照CCD视频信号格式,并与CCD信号通过电容直接耦合到视频AD输入端。选用FPGA模块来产生与CCD像素时钟同频的逻辑信号,然后输出给驱动芯片EL7156。驱动芯片的低压输出取决于FPGA控制的数模转换芯片的模拟输出,高压输出不变,从而实现灰度变化。当CCD正常工作时,FPGA模块控制模拟自校图形输出为高阻状态,对CCD工作影响微乎其微。试验结果表明:模拟自校图形能与CCD视频信号互不干扰,并可与之分时送入视频AD模块,达到检测整个CCD成像系统工作状态的目的。该电路可检测多个视频AD模块,简单易行且占用很小的PCB空间,所选芯片具有航天应用可靠性。     

高密度模块化TDI CCD成像系统设计

为提升遥感相机的高密度组装技术,采用厚膜集成电路技术设计了高集成度的TDI CCD成像系统,并对该成像系统中的具体设计做了详述。首先TDI CCD焦平面通过机械拼接方式拼凑成可复制的单元。然后,通过三极管射极跟随器增强CCD输出图像信号强度传送给模拟前端芯片LM98640中转换成14 bit的数字信号,再传给现场可编程门阵列芯片XC5VLX50T-1FFG1136C缓存和整合处理。最终,通过TLK2711高速LVDS输出芯片传输给数据采集卡并在计算机上成像。该成像系统中所有的驱动信号和处理时序都是通过现场可编程门阵列产生的,计算机可以通过RS422通信总线对成像系统进行控制和部分参数修改。该系统中的驱动电路和CCD二次电源电路采用厚膜集成电路技术设计,提高了系统的集成度。实验结果表明:整个系统基于厚膜技术,驱动电路PCB电路板减少了2/3的面积,同时采用了机电热一体化的设计,实现了相机的高密度组装。该系统总数据输出速度达到3.6 Gbps,饱和输出图像信噪比52.6 dB。