高速图像存储系统中SDRAM控制器的实现

SDRAM作为大容量存储器在高速图像处理中具有很大的应用价值。但由于SDRAM的结构和SRAM不同,其控制比较复杂。文章详细介绍了SDRAM存储器的结构、接口信号和操作方法,以及SDRAM控制器的设计方法。结合实际系统,设计给出了使用FPGA实现SDRAM控制器的硬件接口,在Altera公司的主流FPGA芯片EP1C6Q240C8上,通过增加流水级数和将输出触发器布置在IO单元中,该控制器可达到185MHz的频率。     

高速大容量FIFO的设计

为了解决标清数字视频的帧同步器中的帧缓冲器设计问题,文中描述了一种可以支持实时数据流处理的高速大容量FIFO设计方法.该方法用SDRAM做为存储体,用FPGA设计双口SDRAM状态机控制SDRAM工作,并在FPGA内部实现数据接口同步,对数据流进行流水线式处理,完成数据的无缝缓冲,保证输入输出数据流的连续性.通过下载调试,该FIFO设计方法可用做视频帧同步器中的帧缓冲器.     

FPGA和以太网的实时视频图像传输系统

<正>为了实现对高清视频图像的实时稳定的传输,基于当前成熟高速可靠稳定的以太网,结合具有强大并行处理能力的FPGA设计了一种基于FPGA和以太网的实时视频传输系统。该系统主要采用了Altera公司的Cyclone Ⅳ系列FPGA开发板,OV5640摄像头作为视频图像数据采集口,数据通过SDRAM读写FIFO,写入读出SDRAM,以太网数据通信模块读出数据后进行数据格式封装,经过RJ45以太网接口,最终视频图像在显示器上显示。     

LED显示屏数据源控制器设计

介绍了一种LED显示屏数据源控制器设计方法，系统中采用FPGA作为控制器核心．它主要完成三个方面的任务：从USB2．0芯片接收显示数据并写入外部SDRAM：从SDRAM读出数据并变换成便于LED显示屏显示的数据格式；控制以太网物理层芯片通过四个快速以太网口将数据发送到传输线上。     

用FPGA实现高速大图像采集系统

随着各种高速长时间物理实验要求的不断提高,系统对高速的数据采集模块的需求也越来越高。在许多特殊应用的场合中,系统也需要对大量突发的数据进行采集处理。用FPGA实现的高刷新率高分辨率图像采集系统,用于船载雷达图像记录。该系统由AD、FPGA、SDRAM组成,AD芯片把雷达提供的以VGA接口方式给出的图像信号转换成数字信号,FPGA控制时序通过整页突发的模式写入SDRAM中,并提供了后续处理的接口。     

视频采集系统SDRAM控制器的FPGA实现

介绍基于FPGA的SDRAM控制器的设计及其在视频采集系统中的应用。视频数据流通过该控制器接收，然后存入片外SDRAM中。针对视频数据流特点和SDRAM特性对该控制器进行了优化，实现了任意长度的突发读写而不需要修改模式寄存器，加快了SDRAM读写的速度。     

基于FPGA的中频信号采集系统的设计

为了方便实现试飞试验过程中的试验和分析,利用大多机载设备都设计预留的模拟中频监测输出口,根据软件无线电的设计思想,设计实现了基于FPGA的机载设备中频信号采集系统.系统以FPGA器件Cyclone Ⅱ EP2C35F672I8作为核心处理芯片,利用单片FPGA实现了高速数据流的数据缓存、高速数据存储以及CPCI总线数据...     

基于FPGA的高速大容量异步FIFO的实现

为了实现测试光纤陀螺仪的大量的数据采集,提出了一种基于FPGA的高速大容量异步FIFO控制器的实现方法,分析了所用SDRAM的特点和工作流程,设计出了实现这种控制器的方法。最后给出了SDRAM控制器的写数据仿真结果图。此设计基本满足了测试光纤陀螺仪数据采集和数据存储的要求。设计中采用SDRAM作为FIFO缓冲器,利用FPGA实现对SDRAM的控制。这种方法通用性好且成本低,可以应用在任何一种有大容量数据缓冲要求的系统中。     

基于FPGA的视频采集显示系统

设计实现一种基于FPGA的视频采集显示系统,包括视频图像的采集、处理与显示3个部分。视频图像部分采用CCD摄像头OV7670作为视频数据的采集,利用在FPGA中构建FIFO并配合SDRAM高速读写实现视频图像数据的高速缓存处理,使用FPGA中构建的Nios II嵌入式内核,实现对SDRAM的控制以及视频数据的TFT液晶实时显示。整个系统获得了较好图像采集、显示效果。     

彩色电视色度解码电路的SDRAM接口设计

文章在介绍了SDRAM基本操作的基础上,提出了一种用于彩色电视色度解码电路的SDRAM接口设计并使用FPGA完成该接口的实现。根据色度解码电路的数据处理特点,通过合理使用SDRAM的PingPang读方式和fullpage写方式,高效率无停顿地完成数据写入和读出操作。实现了硬件电路和SDRAM之间的高速数据吞吐。     

基于CAN总线的高分辨率工业显示屏控制器

为了优化工业显示屏,提出一种利用CAN总线的优势来优化工业显示屏控制器的方法。该控制器创新点在于以CAN总线作为传输,控制键和数字输入键的命令集经CAN总线传输到STM32单片机,STM32单片机运算、转换数据后经内部FSMC接口发送给FPGA,FPGA控制数据发送到SDRAM,显示屏由FPGA控制取读SDRAM内部的数据并显示,最大通信距离可达10km,通信速率可达1 Mbit/s。经实验验证,能提高传输速率并且能支持多个设备和高分辨率显示。     

视音频延时器用大容量FIFO的设计

介绍视音频延时器用大容量FIFO的设计,大容量FIFO的设计采用了SDRAM代替双口RAM,并采用FPGA设计双口SDRAM控制器.该FIFO也可用作高速数据采集系统的数据缓冲.     

视频解码器验证板的DDR SDRAM控制器的实现

DDR SDRAM是一种大容量,高速度的同步动态存储器,但是由于其对同步性的要求以及需要由控制字来控制的特点使得他与系统之间必须有一个接口来实现时钟同步和对DDR SDRAM进行控制.介绍了在用硬件实现H.264协议解码部分的FPGA验证中的DDR SDRAM控制器的实现.提出了一种适用于多用户访问的DDR SDRAM控制器的设计方案,为快速访问大容量存储器的电路设计提供了新的思路.     

卫星导航接收机中FPGA实现的DDR控制器

DDR SDRAM高容量和高速度的特点使它在需要大量数据累积的卫星导航长周期码直接捕获中具有广阔的应用前景,但是其接口与目前应用的大多数处理器都不兼容。在分析了DDR SDRAM的基本操作原理的基础上,提出了一种基于Virtex4系列FPGA的DDR SDRAM控制器的设计,解决了DDR SDRAM和处理器接口不兼容的问题,并给出了仿真波形和实现结果。     

基于FPGA的DRR2 SDRAM控制器接口的简化设计方法及实现

DDR2 SDRAM是由DDR SDRAM发展而来的一种新型大容量存储器,正在被越来越多的应用在高速存储系统中。文中介绍了利用MIG软件工具在Xilinx Spartan-3A系列FPGA中实现DDR2 SDRAM控制器的设计方法,详细叙述了其基本原理,并给出了硬件测试结果。     

基于FPGA的SDRAM控制器设计与实现

针对SDRAM(Synchronous Dynamic Random Access Memory)在缓存图像数据时时序的控制比较复杂的问题,在研究SDRAM的特点和原理的基础上,提出了一种基于现场可编程逻辑器件FPGA(Field Programmable Gate Array)为核心的SDRAM控制器的设计方案。采用分模块的思想,把SDRAM的控制分成不同的功能模块,各模块之间通过信号状态线相互关联,并且相关模块利用状态机来控制整个时序的过程。另外,为了提高SDRAM的缓存速度,选择了SDRAM工作在页突发操作模式下,使SDRAM的读写速度有了大幅的提升。整个控制系统经过仿真和在线逻辑分析仪验证表明:控制器能准确地对SDRAM进行读写控制,稳定可靠,可应用于不同的高速缓存系统。     

DDR2 SDRAM控制器的设计与实现

本文介绍了DDR2 SDRAM的基本特征,并给出了一种DDR2 SDRAM控制器的设计方法,详述了其基本结构和设计思想,并使用Altera公司的FPGA器件Stratix EP2S30F672C3进行了实现和验证,同时给出了设计与实现中应注意的若干问题.     

基于FPGA的红外图像采集与传输系统设计

结合FPGA的特点,以FPGA作为整个设计方案的核心,设计了一套红外图像采集以及远程传输系统。通过FPGA对红外图像采集前端、SDRAM以及网卡控制芯片RTL8019AS等实现逻辑控制,将采集的数字图像信号进行增强算法处理之后存储到SDRAM中,然后将数据从SDRAM中读出并封装成帧,通过以太网传输到远端PC机并显示。整个系统具有电路简单、功耗低、数据传输方便等优点,实验结果表明,系统性能稳定,能够达到预期目的。