采用APD单光子阵列读出集成电路的红外测距技术

红外单光子探测因其超高的检测灵敏度和信噪比，有效提升了弱光检测系统的性能水平。基于TSMC 0.35m CMOS工艺，提出了一种阵列型数字式红外读出电路及其应用系统的设计方法。采用由OSC多相时钟构成的低段全局共享TDC和高段像素独享TDC的两段式阵列结构，在170 MHz时钟频率下，实测获得了小于1 ns的时间分辨率和3s的量程，并在1 kHz的帧率下采用串行模式输出数据，经相关数据处理，最终实现测距轮廓成像的功能。     

单光子探测InGaAs雪崩焦平面像素级高分辨率低误码时间数字转换电路

单光子探测在量子信息、生物医学、激光雷达成像等领域具有重要应用前景,InGaAs盖革雪崩焦平面具有单光子探测灵敏度,通过计量光子飞行时间实现距离探测,时间数字转换精度决定整个探测系统的测距精度,是近年来单光子探测领域的研究热点。设计了一款64×64面阵型像素级高分辨低误码时间数字转换阵列电路（Time to Digital Converter, TDC）,采用局部共享型高中低三段式异步周期TDC结构。低段位TDC全阵列共享,基于压控延迟链（Voltage Control Delay Line, VCDL）分相时钟实现亚纳秒计时;中高段位每个像素独享,中段位采用分频计数器降低时钟频率,降低阵列整体功耗,高段位采用线性反馈移位寄存器实扩展计时量程并实现计时、数据存储、输出一体化。采用延迟采样方案显著降低了因段间计数时钟不匹配导致的数据锁存误码问题。采用0.18 μm CMOS工艺流片,实测250 MHz参考时钟频率下分辨率0.5 ns,积分非线性?0.4~0.6 LSB,微分非线性?0.4~0.4 LSB,TDC转换单调,有效量程位数13位,20 kHz帧频功耗380.5 mW。     

一种Gm-APD阵列型读出电路的设计与实现

提出了一种雪崩光电二极管(APD)阵列读出电路的系统架构。针对2×8盖革模式InGaAs-APD传感器阵列,进行读出电路系统设计,其中的时间数字转换器(TDC)采用游标卡尺二段式结构,将计数分为粗计数与细计数,计数器放置在像素外,整个芯片共用一个计数器,以实现资源共享,减小了芯片面积,降低了系统功耗。全局采用高、低频时钟分别控制计数、传输数据,进一步降低系统功耗。系统采用CSMC 0.5μm CMOS工艺进行流片验证。测试结果表明,该系统的功能与时序正确。     

一种Gm-APD阵列型读出电路的设计与实现

提出了一种雪崩光电二极管(APD)阵列读出电路的系统架构。针对2×8盖革模式InGaAs-APD传感器阵列,进行读出电路系统设计,其中的时间数字转换器(TDC)采用游标卡尺二段式结构,将计数分为粗计数与细计数,计数器放置在像素外,整个芯片共用一个计数器,以实现资源共享,减小了芯片面积,降低了系统功耗。全局采用高、低频时钟分别控制计数、传输数据,进一步降低系统功耗。系统采用CSMC 0.5 μm CMOS工艺进行流片验证。测试结果表明,该系统的功能与时序正确。     

一种用于TDC的低功耗多相时钟生成电路北大核心

在无人机3D地形测绘中，作为核心模块的时间数字转换器(TDC)需要具有远距离测量能力和高测量分辨率。基于对测距系统的长续航、公里级测距能力和厘米级测量精度的综合考量，文章设计了一种用于TDC的低功耗多相位时钟生成电路。采用了伪差分环形压控振荡器，通过优化交叉耦合结构，在保证低功耗的前提下，提升了信号边缘的斜率，增强了时钟的抖动性能和对电源噪声的抑制能力。在电荷泵设计中，通过对环路带宽的考量选取了极低的偏置电流，在进一步降低功耗的同时缩小了环路滤波器的面积。基于SMIC 180 nm CMOS工艺完成了对多相时钟生成电路的设计。仿真结果表明，在400 MHz的输出频率下，环路带宽稳定在1 MHz。该电路在不同工艺角下均能达到较快的锁定速度，相位噪声为-88 dBc@1 MHz,功耗为1 mW,均方根抖动为27 ps,满足厘米级测距的精度需求。     

一种应用于阵列TDC的低抖动锁相环设计

传统的PLL（Phase Locked Loop）电路受限于环路参数的选定,其相位噪声与抖动特性已经难以满足大阵列、高精度TDC（Time-to-Digital Converter）的应用需求.本文致力于PLL环路带宽的优化选取,采取TSMC 0.35μm CMOS工艺实现了一款应用于TDC的具有低抖动、低噪声特性的锁相环（Phase Locked Loop,PLL）电路,芯片面积约为0.745mm×0.368mm.实际测试结果表明,在外部信号源输入15.625MHz时钟信号的条件下,PLL输出频率可锁定在250.0007MHz,频率偏差为0.7kHz,输出时钟占空比为51.59%,相位噪声为114.66dBc/Hz@1MHz,均方根抖动为4.3ps,峰峰值抖动为32.2ps.锁相环的相位噪声显著降低,输出时钟的抖动特性明显优化,可满足高精度阵列TDC的应用需要.     

一种应用于TDC的低抖动延迟锁相环电路设计

本文采用双延迟线和防错锁控制结构,结合对电荷泵等关键模块版图对称性的匹配控制,设计了一种针对（Time-to-Digital Converter,TDC）应用的宽动态锁定范围、低静态相位误差延迟锁相环（Delay-Locked Loop,DLL）电路.基于TSMC 0.35μm CMOS工艺,完成了电路的仿真和流片验证.测试结果表明,DLL频率锁定范围为40MHz-200MHz;静态相位误差161ps@125MHz;在无噪声输入的理想时钟驱动下,200MHz频率点下的峰-峰值抖动最大为85.3ps,均方根抖动最大为9.44ps,可满足亚纳秒级时间分辨的TDC应用需求.     

叶端定时信号采集系统的设计

在非接触式高速旋转叶片自动实时监测系统中，要求25μm的振动位移测量分辨率为采集电路的设计增加了很大的难度。由于信号处理系统用固定频率脉冲填充法计数，实现定时时间的测量，因此采集系统的设计关键是：频率达100MHz的24bit高速计数器的设计，并利用D触发器使锁存脉冲与100MHz的计数时钟同步，从而解决由于计数脉冲与锁存脉冲不同步所造成的数据锁存失误问题。实验证实了该系统性能良好，达到预定精度要求。     

像素级数字化紫外焦平面读出电路的研究

为提高紫外焦平面组件成像质量,提出了可用于紫外焦平面的像素级数字化读出电路结构。针对紫外信号微弱及焦平面探测器像素面积小的特点,设计了基于电容反馈跨阻放大器(Capacitive Trans-Impedance Amplifier,CTIA)结构、模数转换器和锁存器的紫外焦平面像素级模数转换读出电路,并给出了实现像素内模数转换的工作原理。详细讨论了像素内模数转换的实现方法,各模块的设计要求及其具体实现,并基于0.35μm DP4M CMOS工艺设计制造了面阵规模128×128、像素单元面积50μm×50μm的读出电路芯片。电路性能测试与成像实验表明:电路的精度达到1mV以下,有效位数达到11位,实现了紫外焦平面读出电路的低噪声数字化输出。     

大面阵InGaAs基线性APD单片激光雷达读出电路

基于大面阵InGaAs基线性背照工作模式APD光敏芯片,采用SMIC 0.35 μm 3.3 V CMOS工艺实现了一款单片集成面阵激光雷达读出电路。电路芯片与APD光敏芯片的每个像元通过In柱互连,实现电流脉冲的有效传输与接收。仿真和测试表明,基于可调节共源共栅输入级和自偏置共源放大级的像元级前置放大器实现了等效5 μA@2.5 ns脉宽的电流检测灵敏度;在片上125 MHz主时钟下,基于计数型和压控延迟型的二段式像元级TDC,通过多相位时钟插值技术实现了1 ns的高精度时间分辨率;采用分时供电的工作模式,32×32面阵读出电路芯片功耗节省了65%。     

基于门控多路环形振荡器的时间数据转换器

A gated ring oscillator(GRO) based time-to-digital converter(TDC) is presented.To enhance the resolution of the TDC,a multi-path structure for the GRO is used to achieve a higher oscillation frequency and an input stage is also presented to equivalently amplify the input time difference with a gain of 2.The GRO based TDC circuit is fabricated in TSMC 65 nm CMOS technology and the core area is about 0.02 mm~2.According to the measurement results,the effective resolution of this circuit is better than 4.22 ps under a 50 MHz clock frequency. With a 1 ns input range,the maximum clock frequency of this circuit is larger than 200 MHz.Under a 1 V power supply,with a 200-800 ps input time difference,the measured power consumption is 1.24 to 1.72 mW at 50 MHz clock frequency and 1.73 to 2.20 mW at 200 MHz clock frequency.     

SPAD阵列读出电路关键技术与发展趋势(特邀)

首先针对SPAD阵列读出电路的特点,将电路主要分成接口电路与信号处理电路两大部分,其次根据单光子雪崩光电探测器的阵列的不同应用场景,阐述了集成读出电路中核心电路模块设计的关键技术。分别从SPAD的接口电路设计、两种典型应用成像模式(光子计时、光子计数)中核心电路的设计方面,详细分析此类电路的关键技术以及国内外研究团队在此类电路的研究进展与存在的问题。最后根据目前国内外研究的进展情况,分析了SPAD阵列集成读出电路的发展趋势以及各类电路存在的设计重点与难点,为SPAD阵列读出电路的设计提供一些参考。     

A 100-ps time-resolution CMOS time-to-digital converter for positron emission tomography imaging applications

An integrated CMOS subnanosecond time-to-digital converter (TDC) has been developed and evaluated for positron emission tomography (PET) front-end applications. The TDC architecture combines an accurate digital counter and an analog time interpolation circuit to make the time interval measurement. The dynamic range of the TDC is programmable and can be easily extended without any timing resolution degradation. The converter was designed to operate over a reference clock frequency range of 62.5 MHz up to 100 MHz and can have a bin size as small as 312.5 ps LSB with 100-ns conversion times. Measurements indicate the TDC achieves a DNL of under /spl plusmn/0.20 LSB and INL less than /spl plusmn/0.30 LSB with an rms timing resolution of 0.312 LSB (97.5 ps), very close to the theoretical limit of 0.289 LSB (90 ps). The design is believed to be the first fully integrated CMOS subnanosecond TDC used in PET medical imaging and the first realization of a CMOS TDC that achieves an rms timing resolution below 100 ps within a 100-ns conversion time.     

MSM激光距离成像雷达系统设计与实验研究

阐述MSM激光距离成像雷达测距成像基本原理,设计并搭建了构成雷达系统核心的调频信号发生器、调幅激光发射器及MSM自混频探测电路,选取MSM探测器上某成像单元进行雷达测距性能及距离分辨率实验,验证了线性调频带宽约400 MHz时距离分辨率0.375 m的设计指标,为雷达样机下一步实现距离成像奠定了技术基础.     

基于85Rb的微型化CPT原子钟的设计和实现

介绍基于85Rb原子相干布居囚禁(CPT)现象的微型原子钟的设计与实现,系统以MSP430单片机作为主控芯片,实现电流源、TCXO和射频等功能模块,并与CPT原子钟物理部分实现联调与整机封装,实现了高稳定度、低功耗的小型CPT原子钟。整机体积只有31 cm3,功耗为660 mW,测得10 MHz输出信号稳定度约为2×10-10 s-1,4×10-11/1 000 s。系统采用全宽调制在85Rb的D1线实现CPT原子钟方案,可提升CPT共振谱线对比度,提高原子钟稳定度。     

InGaAs单光子雪崩焦平面研究进展（特邀）

雪崩光电二极管（APD）是一种高灵敏度光电器件。按照工作电压的不同可分为线性APD和盖革APD。其中,盖革APD的工作电压高于击穿电压,利用半导体材料内部载流子的高雪崩增益可实现单光子级信号探测,也被称为单光子雪崩光电二极管（SPAD）。InGaAs材料SPAD在0.9~1.7 μm光谱范围内有高量子效率,是1.06、1.55 μm主动激光探测的理想探测器。通过将高效率InGaAs SPAD阵列芯片与CMOS计时/计数读出电路芯片集成封装,制备的雪崩焦平面探测器可对光子信号进行时间量化,在三维激光雷达、远距离激光通信、稀疏光子探测等领域有广泛应用。介绍了InGaAs单光子雪崩焦平面的器件结构及基本原理,在此基础上回顾了国内外雪崩焦平面技术的研究进展,并对未来发展方向进行了展望。     

用于高能物理实验电子读出芯片的低噪声锁相环芯片设计

基于TSMC 180 nm工艺设计并流片测试了一款用于高能物理实验的电子读出系统的低噪声、低功耗锁相环芯片。该芯片主要由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器等子模块组成,在锁相环电荷泵模块中,使用共源共栅电流镜结构精准镜像电流以减小电流失配和用运放钳位电压进一步减小相位噪声。测试结果表明,该锁相环芯片在1.8 V电源电压、输入50 MHz参考时钟条件下,可稳定输出200 MHz的差分时钟信号,时钟均方根抖动为2.26 ps(0.45 mUI),相位噪声在1 MHz频偏处为-105.83 dBc/Hz。芯片整体功耗实测为23.4 mW,锁相环核心功耗为2.02 mW。