大约束度卷积码快速译码方法的研究

针对Viterbi译码算法的计算复杂度随着卷积码约束长度的增加呈指数增加,译码延迟过大,只适用于约束长度较小的卷积码译码的缺陷,提出了适用于大约束度的卷积码译码方法.采用了改进粒子群优化算法,弥补传统粒子群优化算法在解决离散问题方面的缺陷--对卷积码快速译码.该方法通过设定种群规模M来确定译码路径数,极大地缩小了译码网格中的路径搜索范围,使译码延迟减小,更适用于约束长度较大的卷积码.还提出了译码宽度自适应的卷积码译码方法,对Viterbi译码算法进行了改进,把固定的译码路径宽度改进为随信道噪声的变化而变化,大大降低译码计算复杂度.仿真实验表明提出的2种译码方法的有效性.     

卷积编译码盘的设计与实现

本文简要介绍了(2,1,3)卷积码的编译码设计与实现.编码电路可以用FPGA实现.译码采用维特比译码算法,应用高速数字信号处理器TMS320C50,实时完成高速处理任务,核心算法用软件实现.通过对算法进行分解优化,译码速度快.通过加载不同的译码软件可以在同一硬件平台上实现多种信道编译码算法.在工程中具有较高的应用价值和发展远景.     

一种低复杂度的部分干扰抵消群译码算法

本文研究了在MIMO系统的接收端,采用部分干扰抵消群译码算法对接收端信号进行译码的算法,在保证码字获得满分集的同时,降低接收端的译码复杂度.通过将一个空时分组码中所包含的符号进行群组划分,对于不同的符号群组,在对接收信号经过线性滤波处理之后分别独立地进行译码操作,从而达到降低译码复杂度的目的.仿真结果显示,该算法相对于传统的最大似然译码算法,译码复杂度明显降低.     

一种基于模运算和扩展欧几里得定理的喷泉码

针对中国剩余定理在模运算喷泉码译码过程中的固有不足,本文提出一种全新的基于扩展欧几里德定理的译码算法.该算法采用合并线性同余方程组,避免分解因子非互质情况下求解乘率因子失败的问题.模运算喷泉码将信息数据编码为自然数分解因子和相对应的模余数的数据包,接收方只要获取一定数目的编码数据包就能成功解码.基于扩展欧几里得定理的译码算法扩展了模运算喷泉码的分解因子范围,提高了编译码效率.本文通过理论分析和数值仿真证实了这种编译码算法的可行性.     

改进查找表译码算法在TPC中的应用研究

TPC(Turbo乘积码)是一种串行级联分组码,它采用简单的行列交织结构,不仅易于硬件实现,而且具有优异的纠错性能。为进一步降低TPC的译码延时,在研究TPC编译码原理的基础上,将改进查找表译码算法引入Chase算法,用于对测试序列的代数译码。以(31,21)BCH码作为TPC子码,仿真分析了TPC的译码性能,对测试序列分别采用传统的查找表算法和快速查找表算法后的TPC译码延时进行了比较。结果表明:相对传统的查找表译码算法,测试序列的代数译码采用新算法,可有效降低TPC的译码延时。     

基于TMS320C54xx的RS码软判决译码的实现

介绍了一种基于改进型Chase算法的RS(Reed-Solomon)码软判决译码方法,阐述了该方法在信道编码应用中的核心思想,比较了各种Chase算法的优劣,并对RS(14,10)码的自适应软判决译码算法在DSP中的实现方法进行了研究,提出了用翻转表法实现试探序列的快速产生方法.实验证明该译码算法效率高,纠错能力强,适合实时性要求高的数据通信场合.     

低复杂度的图像信源-信道联合译码算法

该文提出将图像编码后残留冗余的马尔可夫场模型分解为4个方向的马尔可夫链,并结合简化的模型及低密度奇偶校验码(LDPC)译码的软输出进行信源-信道联合译码。将分解后信源中多个方向上同时存在的相关性看作一种特殊的天然信道编码方式,利用前向-后向算法、和积算法以及信道译码软输出分别对信源符号进行串行和并行的译码。仿真实验表明,与传统利用马尔可夫场模型的联合译码算法相比,该联合译码算法降低了复杂度,同时提高了重建图像的峰值信噪比。     

微处理器控制的纠错分组码之软判决译码

软判决译码提供了一种手段,籍以弥补硬判决界距译码的分组误差控制系统与最大似然译码系统之间的性能差距.但是,根据硬件要求,现有的算法似嫌复杂.在误差捕捉译码的基础上,本文提出了一种软判决译码的新算法.以编码增益和译码延迟的折衷为交换条件,该类软判决译码硬件要求较为简单.此外,本文还描述了用微型处理器控制来实现这些算法,并探讨了译码器的性能以及高斯噪声条件下的折衷办法.     

基于前向多层神经网络的分组码译码器设计

把最大相关译码与神经网络神经元的内积特性及吸引域有机地联系起来,连接权决定译码码字,阈值设定决定神经元的纠错范围,从而形成一种可用于硬判决及软判决译码的神经译码器,并在理论上证明了此译码器可在ＤＭＣ信道的纠错能力范围内实现零错误概率硬判决译码,也可实现与最小欧几里德距离译码相当的软判决译码,并能在检错范围内检错。     

基于FPGA的传真译码电路设计与实现

在深入分析传真译码原理的基础上,提出一种新的构造一维改进的Huffman码码表的方法,并根据FPGA的特点,构造出了黑白译码表。同时,基于ALTERA公司的Cyclone系列器件EP1C20F400C7开发板,实现了该传真译码电路。文中的译码电路构造新颖,结构简单。实际测试表明,该电路稳定性、译码速度、集成度都有显著提高。     

一种短时延的Turbo码并行译码算法

由于迭代译码是Turbo码译码的主要特点,因而在译码的过程中会带来很大的时延.为了减小译码延时,本文将整块译码器分成w个子块,并且运用计算复杂度低的T-BCJR算法,在相邻的子块译码器之间相互运用边界分配值作为下一次迭代的初始值,而不是采用各相邻的子块之间重叠部分进行译码,故使译码延时下降为原来的1/w。     

一种新的π/4DQPSK解调译码方案

本文提出了一种新的π/4DQPSK解调译码方案.该方案利用非冗余纠错差分解调的硬判决信息对Viterbi软判决译码时的量度加权,从而改变了传统的差分解调结合软判决译码的量度值,使差分解调软输出的信噪比得到改善,提高了Viterbi软判决译码的性能.计算机仿真表明,相对于传统的差分解调结合软判决译码,该算法在误比特率BER为10-5时在AWGN信道中有1.4dB的性能改善,在Rician信道中同样有显著的性能改善.这使得在普遍采用差分解调软判决译码的卫星通信系统中系统容量和通信质量都得到显著改善.     

一种单指无内反射结构换能器的频谱分析

采用叉指换能器的脉冲响应模型，建立了三指群和四指群分组单指无内反射结构换能器的脉冲响应解析表达式，并在此基础上通过付氏级数分解，分析了该结构的频谱特性，最后给出了实验验证结果．     

光通信系统中一种改进的LLR-BP译码算法

光通信系统中低密度奇偶校验(Low-density Parity-check,LDPC)码采用对数似然比置信传播(Log-likelihood Ratio Belief Propagation,LLR-BP)算法进行译码时,在高信噪比区域迭代译码过程中会出现变量节点外部信息振荡不收敛而导致译码纠错性能的降低.为满足光通信系统的要求,提出了一种削弱外部消息振荡的改进LLR-BP译码算法.该算法通过引入加权系数平衡前后两次迭代之间变量节点传递的外部信息,明显减缓了外部信息的振荡现象.仿真结果表明:与传统LLR-BP译码算法相比,该改进LLR-BP算法具有更佳的误码性能,同时降低变量节点外部信息振荡现象并加快了译码的收敛速度.     

一种基于球形译码的分层空时译码算法

为了进一步降低分层空时接收机的球形译码复杂度,提出了一种分组球形译码算法.接收对信号矢量的分量进行分组,每个分组内部采用球形译码算法进行检测,而各个分组之间通过判决反馈的方式进行干扰抵消.由于在各个分组内部进行球形译码,大大降低了最坏情况下的计算量,从而简化了接收机复杂度.计算机仿真结果表明,新算法能够明显的降低接收机译码过程的计算量.     

一种串行级联CPM的简化迭代译码方法

针对如何降低串行级联CPM系统接收译码复杂度这一问题,提出一种简化迭代译码方法.该方法利用PAM分解,将CPM信号网格状态数减少至2,有效地降低了接收端解码器的复杂度.此外,与现有方法不同,由于解调器可与基于PAM分解的符号检测器共用前端匹配滤波器,系统接收机的复杂度显著降低.仿真表明,当误比特率为10-5时,系统的复杂度显著降低,而误码性能损失仅约为0.1 dB.     

一种减少RS截短码译码延时的优化设计

为达到缩短RS截短码译码延时的目的,对译码算法中钱搜索部分进行优化设计,采取对RS码中被截去部分不进行验根计算,而把截去部分的累乘结果存入ROM表中,在后续计算中直接查ROM表使用存储结果,这种节省搜索时间的方法,在整体上缩短了译码延时。     

标准球形译码算法在发射相关MIMO信道下的平均复杂度分析

球形译码算法作为实现MIMO系统最大似然检测的一种有效方法,受到广泛重视.目前,几乎所有对球形译码算法的研究,均是基于假设信道衰落系数完全统计独立并且同分布,而在实际环境下,天线之间通常存在相关性,这样会使球形译码算法的复杂度发生变化.本文针对标准的球形译码算法,对其在发射相关MIMO信道下的复杂度进行了数学分析,推导了平均复杂度的数学表达式,并利用计算机仿真,比较了在不同的信噪比和不同的发射天线数下,发射相关性强弱对算法复杂度的影响.     

LTE-Advanced标准中一种基于反向重算的低存储容量Turbo码译码器结构设计

在LTE-Advanced标准中,为满足移动环境下的低功耗要求,低存储容量的译码器结构设计引起了广泛关注.本文在分解Turbo码网格图的基础上,研究了前向状态度量的反向重算方法,提出了一种基于反向重算的低存储容量译码器结构设计方案.在Log-MAP算法下研究了一种适合反向重算的修正雅可比对数式实现方法,推导了反向重算的数学表达式,并给出了实现结构.结果表明,所涉及的反向重算译码结构,以很小的冗余计算为代价将存储容量降低了50%,译码性能非常接近Log-MAP算法,在冗余计算复杂度、存储容量和译码性能指标上具有更好的均衡性.     

卷积编译码盘的设计与实现

本文简要介绍了（2,1,3）卷积码的编译码设计与实现。编码电路可以用FPGA实现。译码采用维特比译码算法,应用高速数字信号处理器TMS320C50,实时完成高速处理任务,核心算法用软件实现。通过对算法进行分解优化,译码速度快。通过加载不同的译码软件可以在同一硬件平台上实现多种信道编译码算法。在工程中具有较高的应用价值和发展远景。