深入探讨ARM CORTEX-M3处理器中断异常系统的使用

本文介绍了ARM CORTEX-M3处理器中断异常系统的使用,包括堆栈建立,向量表建立,中断优先级分配,软件中断等。同时,本文着重论述了使用中的一些注意事项,如防止堆栈溢出,跨器件移植,数据同步隔离指令的使用等。     

一种新的嵌入式Linux高性能定时器实现方法

本文提出了一种高性能Linux定时器ETimer(Enhanced Timer)的实现方法.通过对标准Linux内核的时钟中断处理程序进行修改,ETimer具有比标准Linux内核定时器更细的定时粒度和更高的中断优先级,因此可实现更精确的定时并避免硬件10中断的影响.本方法增强了嵌入式Linux系统的定时性能,并且不需改动Linux系统的其它组成部分如进程调度、文件系统、网络系统和驱动程序,适用于有较高定时性能要求的嵌入式应用场合.在ADSP-BF533处理器系统平台上的实验结果表明本方法可以显著地改进定时器性能.     

ARM处理器中断处理的编程实现

本文首先简要概述了ARM处理器的异常中断种类、响应和返回过程;然后重点讨论了中断解析程序的原理和实现、并分别给出了普通中断和向量中断的处理示例流程图和详细的参考代码.     

自由调整中断优先级的研究和实现

在建立了同时中断优先级和并发中断优先级等概念的基础上，分析了中断响应过程，用中断处理次序概念从本质上描述中断处理中的优先含义，从而实现对系统机中中断源处理的优先级别的自由调整。给出了在PC系列机环境下，改变并发中断优先级，实现理想的中断处理顺序调整的具体方法。     

单片机外中断的扩展及其多优先级软件实现方法

针对MCS 51系列单片机只有2个外中断和2个中断优先级的问题,介绍了外中断的3种扩展方法,同时给出了每种扩展下利用软件对中断优先级进行扩展的程序,该方法可用于需要多个外中断、多级中断嵌套的应用系统。     

基于SEP32031处理器的ARM-μ Clinux中断处理技术的研究与实现

在现代嵌入式操作系统中,中断处理技术是一项重要的技术.通过中断技术,使得处理器能够和外设并行地工作,提高了CPU的执行效率.首先结合了软件和硬件两个方面分析arm-μ clinux的中断处理技术,然后基于SEP3203微处理器介绍了中断向量表的软件实现,最后通过网络设备中断例程的注册阐述了如何实现用户中断例程的安装.     

用高级语言设置TMS320DSP中断

本文描述了设置数字信号处理器中断应注意的问题和用C设置中断的几种方法。     

高速MCU核中并行优先级中断系统的设计与实现

传统的微控制器(MCU)通常采用串行菊花链中断结构，每次都要按照优先级顺序串行查询中断源，在中断源比较多或需要快速实时处理的场合，无法满足中断响应时问的要求。文章在介绍两优先级11个可屏蔽中断源的中断系统基础上，提出了一种并行优先级中断结构，给出了详细的硬件描述语言实现流程图。该中断系统嵌入到所设计的高速MCU核里，通过Altera的APEX20KE FPGA开发板引出MCU的端口引脚，在实际微控制器应用系统上成功地进行了测试。     

智能化模块设计技术在非航空电子系统设计中的应用

为解决非航空电子监控处理机(NAMP)的串行通信过程中的中断响应过于频繁,进而影响系统任务调度的实时性,以中断模式实现信息交换的模块设计方式已不能满足系统的需要.通过采用智能化模块设计技术设计了智能接口模块,内带处理器,可以实时处理串行数据的接收和发送而不用主处理器的干预.减少了多任务实时通讯过程中非航空电子监控处理机(NAMP)的中断响应,提高了任务处理的实时性和系统的可靠性.     

循环缓冲机制在DSP异步数据访问中的应用

目前,数字信号处理器(DSP)芯片被广泛应用于声频信号处理系统中,各种数据接口日趋复杂。在这些嵌入式程序设计中,经常需要在多个中断服务程序之间进行数据交互,然而在很多系统中这些中断的时钟源并不一致。由于时钟抖动使得这些中断的相对到来时刻不是固定的,导致数据传输的不可靠性。提出通过建立循环缓冲区来协调系统中异步数据的传输。该机制通过合理地选择循环缓冲区的长度,使得数据的读操作和写操作之间具有一定的延时,从而缓解了时钟抖动导致的数据丢失或覆盖问题。实验验证了该方法的有效性和稳健性。     

星载高性能DSP加固设计方法研究

分析了高性能数字信号处理器程序存储区的位翻转、数据存储区的位翻转、外设控制寄存器的功能中断、中断控制寄存器的单粒子功能中断、程序Cache的位翻转、JATAG逻辑的功能中断等原因引起的失效模式,给出了软件设计中的几个有效的加固方法.这些方法应用于某卫星通信载荷设计中,试验证明,这些方法可以有效地对付由单粒子翻转和单粒子功能中断等辐射效应引起的DSP故障或者失效.     

基于多核多线程处理器的网络设备设计与实现

网络中核心设备的数据吞吐量非常大,兼顾高数据量吞吐和业务处理非常重要。提出采用最新的多核多线程处理器,以VCPU为单位部署操作系统,实现两种操作系统共CORE,通过共享内存通信方案．有效解决高数据吞吐率和复杂业务处理的矛盾,细化多核处理器的分配粒度,从而提升网络核心设备的性能。     

用高级语言实现DSP中断编程

中断处理是大多数DSP应用系统中不可缺少的一个重要环节。文中详细介绍了一种用C语言实现DSP中断的方法，该方法仅使用外围支持库文件(dev6x.lib)中的函数及宏定义即可简单地完成中断服务程序的设置。同时介绍了中断的一些基本概念以及中断控制寄存器的设置方法，并给出了中断服务程序设置例程。     

FPGA作为协处理器的中断扩展管理

阐述了系统中断扩展的方法,并分析了其优缺点.基于常用的微处理器 FPGA系统构架,提出了一种基于FPGA的外部中断管理扩展方法,可以充分利用FPGA的优点,从而克服传统方法的不足.     

基于STR7 ARM微控制器的IRQ中断防御体系

针对ARM7微控制器的IRQ中断向量地址动态分配在中断向量寄存器中的特点,提出将中断向量固化到ROM中的思路,构建IRQ中断防御体系,从而增强了系统的可靠性和安全性.     

ADSP2116x的中断机制与应用

ADSP2116x是美国AD公司推出的高性能、低价位的32b浮点型数字信号处理器。本文简单介绍了ADSP2116x系列芯片的结构和特点，详细分析了他们的中断机制，讨论了中断在实际工程中的应用，并给出了具体的应用源程序。     

VxWorks下基于ML507嵌入式系统的中断处理

随着Xilinx公司Virtex5系列FPGA内嵌了Powerpc处理器,嵌入式操作系统VxWorks的加入使构建更为复杂的嵌入式平台成为可能。VxWorks提供的中断处理机制延迟小,符合实时性要求。文中分析了基于Powerpc440处理器的中断处理机制,并详细阐述了中断处理的编程过程。     

嵌入式计算机系统在雷达中的应用

叙述实时控制计算机系统的功能及工作原理和硬件组成。该系统充分利用嵌入式计算机的特点,实现了实时控制,实时信息处理和实时故障检测的功能     

VxWorks实时操作系统中的中断处理机制分析

针对实时系统中的中断处理的至关重要性,说明了微处理器的内部异常和外部中断的工作机理,阐述了实时操作系统VxWorks中的异常处理的过程,重点分析了在VxWorks中外部中断处理机制,并以AT91RM9200和MPC7410为例说明了VxWorks中断处理和中断复用的具体实现.     

模块化信号处理机技术探讨

叙述模块化信号处理机的基本组成和工作原理 ,对信号处理过程中部分关键技术和发展趋势进行探讨