深亚微米下芯片电源网络的设计和验证

随着芯片集成度的逐渐提高，芯片单位面积所消耗的功耗也越来越大，因此，可靠的电源网络设计和验证已成为芯片设计成败的关键因素之一。在以往。集成电路（IC）设计工程师往往根据经验来设计电源网络，但工艺到0．18um，这往往会引起芯片功能失效。根据这个问题。本文首先介绍电压降（IR-Drop）和电子迁移率（Electro-migration）现象和对芯片性能的影响；其次，提出一种有效的电源网络设计和验证方法，并在芯片的物理设计初期对电源网络作可靠性估计；最后，经过椭圆曲线加密芯片（ECC＆RSA）的流片，表明采用该方法设计的芯片，工作情况良好。     

电源控制芯片中的过流保护设计

本文介绍采用直接检测LDMOS漏端电压来判断其是否过流的设计方法,给出了电路结构.通过电路分析,并利用BCD高压工艺,在cadence环境下进行电路仿真验证.结果证明:该方法能够快速、实时地实现过流保护功能,相比其它方法,在功耗、效率、工艺兼容性、成本等方面均有很大提高,可以直接应用于电源控制芯片中的安全保护设计.     

多电源系统的版图设计

随着工艺尺寸的减小,电源电压也随之降低,芯片内部产生不同的电源级别。如何设计好这个复杂的电源网络,是目前设计者越来越关心的一个问题。文中从基于0.25μm CMOS工艺的SRAM出发,从整体布局及可靠性等多个方面阐述了多电源系统的版图设计,同时介绍了电源管理模块(VDC)设计上的一些结构和技巧。     

VLSI局部电源网络的宏模型研究

针对大规模VLSI电源网络分析效率问题,提出一种局部电源网络宏模型求解方法,根据其结构特点,结合电路等效变换与电路合并,对电路模型进行简化,并建立其宏模型.在全局电源网络分析中,利用各局部电源网络宏模型替代其完整电路模型,以降低分析问题的规模与复杂度.实验结果表明,在电源网络分析中应用宏模型技术,可以将分析效率提高1.7倍,且性能随电源网络规模的增大而提高.     

VLSI电源/地网设计方法

对芯片有效供电的电源/地网设计在VLSI设计中非常重要。电源/地网布线设计方法可分成建立电源/地网拓扑结构、在已有拓扑结构及约束条件的基础上进行线宽优化等两步。本文简要介绍了电源/地网拓扑生成、线宽优化算法的研究进展,并指出了这些算法存在的一些问题。     

Garfield 5微处理器芯片的电源网络和面积优化

深亚微米的集成电路设计中,芯片的面积与成本是紧密相连的。随着芯片的面积增大,其制造成本不断增加,但芯片成品率却急剧下降。因此在后端版图设计中,设计人员的目标之一就是应尽可能减小芯片的面积。本文介绍了Garfield5系统芯片的版图设计中,如何利用Synopsys公司的后端设计工具Astro,在布局布线等各个步骤中对芯片面积和电源网络进行设计和优化,并成功实现典型情况下的125MHz时钟频率、5.0mm×5.0mm以内的芯片面积。     

高可靠性无人机地面变频电源设计

本文就SPWM技术在无人机地面变频电源中的应用情况作了介绍,就有关设计和使用中的工程技术问题进行了初步探讨,提出了电源噪声抑制,提高电磁兼容性和抗干扰性以及可靠性的工程实现方法,解决了一机多出和发电机转速模拟问题。首次成功地将SPWM技术应用到小型无人机地面变频电源中,大大提高了变频电源的可靠性,为无人机变频电源开拓了广阔的前景。     

微机电源系统芯片LM2984C

在一个典型的微机应用系统中，供电系统常包括逻辑电路电源和外围传感器电源，在存贮器需要掉电保护时还要有备用。为了提高可靠性，有时会采用看门狗的技术。一片ＬＭ２９８４Ｃ提供了上述所有功能。本文在简要介绍该芯片的主要特性后，较详细地介绍了其使用方法。最后给出了一应用实例。     

多负载电源分配网络的去耦分析

传统的利用单端口自阻抗指导电源分配网络设计方法(FDTI),主要适用于一个电源/地平面只有一个负载芯片的情况,对现阶段多负载芯片的复杂电源分配网络已不再适用。文中通过全波仿真软件SI-wave提取每个负载芯片的多输入叠加阻抗,用以指导多负载芯片复杂电源分配网络的设计。利用矢量拟合算法拟合多输入叠加阻抗曲线的有理函数,将该有理函数导入相关电容器选择算法中得到每个芯片的去耦方案。实验结果表明,将选出的去耦电容添加到电源/地平面后,芯片电源端口处的噪声在容许的5%范围内。     

兼顾可靠性的超薄电源设计方法

本文分析了超薄电源设计的一些关键因素,给出了一种兼顾可靠性的超薄电源设计方法,即利用Power Integrations的TOPSwitch-HX开关控制器/MOSFET开关(U11)设计而成的通用适配器方案,并对其设计中的多种保护电路进行了说明.     

智能卡SPA＆DPA攻击

智能卡是一种可防止被入侵设计的设备，为了防止攻击者藉由边际信道泄漏信息，如功率消耗、执行时间、故障时的输出与输入行为、电磁辐射、功率尖峰情形等信息攻击智能卡，必须采取一些防备措施。本文主要介绍攻击智能卡的简易功率分析（SPA），微分功率分析（DPA）。这些技术已被广泛地使用于窃取智能卡保护数据的技术上，提供这些技术的概略性观念，使我们知道问题所在，进一步想出对策，促使我们设计出更安全的智能卡。     

无线OFDM系统自适应预失真器实现

本文深入研究了无线OFDM系统的预失真技术，针对OFDM信号的高峰平比特性及高功率放大器带来的非线性失真影响，提出了基于查表法的基带自适应预失真器解决方案，给出其自适应递归算法及查询表内容的更新策略：并利用计算机仿真对本方案的性能进行了分析，仿真结果表明：本方案可以有效改善放大器的非线性特性。     

The Economical PAPR Minization Scheme for Combinative Coding Technique Applied OFDM Communication System

In this paper, we propose a new combinative scheme to combine with parity check and block coding methods for the reduction of the peak to average power ratio (PAPR) of orthogonal frequency division multiplexing (OFDM) system. In the proposed schemes, the simulation results shown that Peak-to-Average Power Ratio (PAPR) can be reduced by 3.502 dB. The results of this mapped can be shown that PAPR is reduced. The principle of the scheme is illustrated with the specific example of an eight-carriers signal and its computer simulation results. All simulation results have compare with ideal channel case and AWGN case separately; both of cases are shown the PAPR reduced indeed. Do Horng Guo received his B.S. Degree in Electronic Engineering from National Taiwan Marine Science University, Keelung, Taiwan, in 1983, and M.S. Degree in Computer Communication from Northrop University, Los Angeles, USA, in 1986. He is enrolled in Ph.D program in Graduate Institute of Communication Engineering of Tatung University from 2001. His current interest includes wireless communication system and digital signal processing. Chau-Yun Hsu received his B.S. degree M.S. and Ph.D in Electrical Engineering from Tatung Institute of Technology, Taipei, Taiwan, in 1981, 1983 and 1988, respectively. He was the lecturer in Department of Electrical Engineering of Tatung University from 1983 to 1985. From 1988 to 1997, he served as the Associate professor of Tatung University. Since 1998, he has been the Chair Professor of Graduate Institute of Communication Engineering of Tatung University. Now he is also the chair of department of Electrical Engineering of Tatung University. His current interest includes Wireless Channel Model and Estimation, Machine Learning, Digital Signal Processing and Image Processing.     

一种准优化PAPR编码在OFDM系统中的应用

本文提出了一种较简单的适用于高速率正交频分复用(OFDM)传输系统的准优化峰均功率比(PAPR)编码方案.方案中不仅给出了优良码字的寻找方法,还阐述和证明了峰值包络功率(PEP)不随码字的循环移位和翻转而改变的特性.本文提出的编码算法主要由选择优良码字、码字的循环移位和码字的翻转三部分组成.计算机仿真的结果显示该编码能够获得与最小化编码相似的传输可靠性,但是码率却得到了一定的改善,方法也更简单些.     

一种新型的高抗干扰高可靠的不停电电源的设计

本文介绍一种新型的不停电电源系统.本电源在工作过程中完全实现自动切换,保证负载始终维持正常工作.当市电停电时,转为直流供电,转换时无电压瞬变.     

RF to DC micro-converter in standard CMOS process for on-chip power harvesting applications

In this paper a radio frequency (RF) to direct current (DC) voltage converter with multi-stage rectifiers is reported for micro power conversion in RF power harvesting systems. The purpose of this paper is to select an appropriate structure for the micro power-converters, operating in high frequencies. The main idea is to convert RF range sinusoidal signals to a DC voltage to produce power for the rest of the electrical circuit or a system. The reported rectifier demonstrated an efficiency of 10% at large span of frequency for input signal of 350 mV. In the presented work, an analytical and numerical study of the micro power-converters is reported for various applications. Different design parameters have been investigated for an efficient structure design including, number of MOSs, DC current of a known load, size of MOSFETs capacitors, and frequency of the operation. Consequently, optimized parameters have been reported in order to improve the RF to DC conversion efficiency. Reported circuits were designed and simulated in 180 nm twin-well CMOS process with low threshold metal-oxide semiconductor field-effect transistors (MOSFETS); this multistage rectifier occupied an area of 0.23 mm × 0.146 mm and it produced an output voltage of 2 V at its output. This output voltage can provide the supply voltage required to operate the RFID processing circuitry. Post layout simulations demonstrated that for thirteen stages of the rectifiers, the efficiency of 10% for a capacitive load of 10 pF has been achieved.     

高速电路板的电磁兼容性分析

文章介绍了基于信号完整性（SI）、电源完整性（PI）与电磁兼容性（EMI）的高速PCB的设计方法,并利用Cadence软件针对高速PCB设计中的信号完整性、电源完整性及电磁兼容性中的基本问题进行仿真与分析。     

A modified class-F power amplifier with miniaturized harmonic control circuit

In this paper, a modified class-F power-amplifier (PA) for GSM applications is designed, simulated and tested. In this design, novel symmetrical meandered lines compact microstrip resonant cell (SMLCMRC), is proposed as a new harmonics control circuit (HCC), which resulted in size compression, power added efficiency (PAE) enhancement, power gain improvement, and better linearization in the PA. In this work both of the conventional class-F amplifier and proposed amplifier with SMLCMRC is designed at 1.8 GHz. The measurements show that the proposed PA with SMLCMRC has 72.54% maximum PAE, 17.13 dB gain and the 1 dB compression point (P1dB) is about 35.1 dBm. These results show, 16.5% improvement in PAE, 1.33 dB increment in gain and 1.1 dB improvement in linearity operating range of proposed amplifier compared to the conventional PA.     

大功率硅-硅直接键合静电感应晶闸管的研制

文章提出了用硅-硅直接键合（SDB）工艺替代静电感应晶闸管（SITH）中的二次外延，有效地提高了栅阴极击穿电压，增强了通过栅极正向阻断阳极电压的能力。对键合过程中硅-硅界面进行了研究，提出了提高界面质量的工艺措施；同时，给出了控制栅阴极击穿电压一致性的方法。对采用此方法制成的SITH的I-V特性进行了测量，并给出了实际测试结果。     

基于PSO_SVM的射频功率放大器模型研究

针对神经网络和支持向量机在射频功率放大器建模领域存在的优缺点,提出一种利用PSO_SVM算法对射频功率放大器进行建模的方法.从理论上分析了支持向量机(SVM)及粒子群优化(PSO)算法的相关原理,并将PSO_SVM算法应用到功放器件建模中.仿真结果表明,基于PSO_SVM的射频功放模型在模型精度、小样本学习和逼近能力方面均优于传统SVM模型和BP神经网络(BPNN)模型.