MC8051单片机IP核的FPGA实现与应用

分析了与标准8051 MCU兼容的MC8051 IP核结构原理与设计层次,详细论述了MC8051 IP核的FPGA实现与应用方法。通过试验验证,其性能比标准8051 MCU高,方便与系统其他模块的集成。在各种嵌入式系统和片上系统中使用该IP核具有重要意义。     

一种基于FPGA的流水线8051 IP核的设计与实现

给出一种基于FPGA的8051MCU的IP核设计方案,指令集与标准8051系列处理器完全兼容。采用译码——执行两级流水结构,并通过了仿真与综合,理论速度较传统8051MCU有6¹0倍的提升。针对CISC流水线设计的复杂性,提出了一种高效的实现方案,可以使执行结构近满状态运行,且简便有效地解决了传统流水线所必须面对的三种冲突。设计采用Verilog HDL语言描述,并采用ModelsimSE 6.2进行功能和时序验证,将代码下载到Xilinx公司的FPGA上进行物理验证,测试了一个LED流水灯程序,结果表明软核达到了预期的效果。     

NM7010A-LF嵌入式网络通信模块的FPGA设计

嵌入式系统的网络传输往往通过软件来实现,其传输速度很受限制.为此,文中提出了一种新的硬件实现方案.该方案将TCP/IP协议相关函数嵌入8051 IP软核中,然后由加载了8051 IP软核的FPGA来控制硬件网络通信模块NM7010A-LF以实现网络中的数据传输,从而实现整个系统在局域网内和通过局域网在因特网上的数据传输.     

一种高性能低功耗微控制器的设计

阐述了一种高性能低功耗MCU的设计。谊MCU和标准8051具有相同的指令系统和功能，通过体系结构上釆用哈佛结构、1时钟机器周期和指令预取，提高MCU的工作效率；利用门控时钟，降低MCU的功耗。在CPU内部模块上，设计了独立于ALU的乘除法模块、并行执行结构ALU、多时钟体系状态机，以提高MCU的速度，从而达到优于标准8051的性能．釆用所设计的MCUIP核，成功地在Altera的APEX20K上通过FPGA仿真，谊器件可方便地运用于片上系统(SOC)。     

基于MC8051 IP核的多周期同步测频改进

分析多周期同步测频原理及误差,在此基础上提出一种多周期同步测频的改进方法。该方法通过对标准频率计数值的修正,在不提高系统时钟频率和闸门时间的前提下,实现了测量精度的提高,并详细分析了其测量误差。最后,讨论了在FPGA中利用MC8051 IP核来实现真正意义的高性价比的SoPC频率测量问题。     

在嵌入FPGA的IP核8051上实现TCP／IP的设计

介绍了如何将可综合的IP核8051嵌入FPGA的基本方案,着重讨论了利用嵌入的IP核来实现简单的TCP/IP协议,从而实现远程调试的具体方法.利用该方法不但能够通过8051进行某些简单的控制而不需要改变FPGA的程序,而且还能通过8051实现TCP/IP对FPGA的远程调试.     

基于串行通讯的FPGA片上RAM数据下载与系统调试

本文开发了一种内嵌2kB RAM的UART控制模块,可实现从PC机发送代码至控制模块内部的RAM中,再将代码读取至需要进行功能验证的系统,可以进行RAM数据下载与系统调试。控制模块利用开源的MC8051 IP核进行系统的功能验证,并成功进行了Modelsim下的仿真和FPGA与PC机的实际通信测试,效果良好。     

基于FPGA的多功能频率计的设计

基于Altera公司FPGA芯片EP2C8Q208,嵌入MC8051 IP Core,用C语言对MC8051 IP Core进行编程,以其作为控制核心,实现系统控制。在FPGA芯片中,利用Verilog HDL语言进行编程,设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分,实现了频率的自动测量,测量范围为0.1Hz~50MHz,测量误差0.01%。并实现测频率、周期、占空比等功能。     

基于FPGA的嵌入式加固系统设计

针对空间辐照环境,设计了一款基于FPGA平台抗辐照加固嵌入式系统。通过对存储单元进行三模冗余设计和(12,8)汉明码EDAC编码设计进行加固。对MC8051 IP核、I2C IP核、判决器,EDAC编码解码器等模块进行部分动态可重构设计。使用ICAP接口进行回读对比和动态可重构操作。系统配置后,定时对其进行回读对比。当检测到FPGA发生单粒子翻转时,采用部分重配置消除单粒子影响,使系统恢复正常。     

TLE983x：智能汽车继电器驱动方案

英飞凌公司的TLE983x是基于智能LIN和集成了8位MCU的继电器驱动器和接口电路，MCU内核为XC800系列，和标准的8051核兼容，工作频率高达40MHz，具有专用功率驱动器模块、控制模块和通信模块。