基于DSP Builder的巴克码检出设计及FPGA实现

巴克码是最常用的帧同步码组。为了实现巴克码组的有效检出,利用DSP Builder设计了一种新的13位巴克码识别器电路。在Matlab/Simulink中对设计的电路进行了纯数字仿真,然后将设计的系统载入到FPGA芯片中,运用硬件在回路仿真技术进行半实物仿真。结果表明,基于DSP Builder设计的巴克码检出电路简单易行、稳定可靠,达到了预期的要求。     

三电平PWM整流器双闭环控制系统的研究

基于三电平PWM整流器的数学模型,建立dq旋转坐标系中的解耦状态方程。为了实现有功和无功的结构,运用前馈解耦方案。同时,双闭环控制系统能够实现输入侧近似单位功率因数及直流母线电压稳定。最后,为实现三电平PWM整流器双闭环控制系统,本文设计一套硬件实验装置并且可在DSP下编写控制软件。     

基于嵌入式系统的触摸屏驱动设计与实现

为了满足触摸屏性能良好、运行稳定精度高的要求,本文提出了一种基于嵌入式系统的触摸屏驱动设计与实现方法。本方案以S3C2410微处理器为核心,采用嵌入式操作系统,设计与实现触摸屏驱动程序,测试证明本驱动工作高效、稳定。     

基于FPGA的数字频率合成器设计与实现

为了产生稳定激励信号的目的,采用Verilog硬件语言在FPGA上实现了数字频率合成器的设计,该设计包括累加器、波形存储器、AD转换、低通滤波器等;对累加器、波形存储器都进行了仿真,并下载到FPGA中,经A/D转换,滤波,获得了稳定的正弦激励信号。本设计只实现了正弦信号设计,通过对波形存储器数据改变,可以实现任意波形的输出。     

光纤陀螺惯性平台数字稳定回路设计

为了延长某型导弹训练惯性平台的使用寿命,提出了组建光纤陀螺惯性平台稳定系统的设计方案.该新型惯性平台系统在原有平台机械结构的基础上,采用干涉式光纤陀螺代替原有的气浮单自由度陀螺仪作为惯性平台的敏感元件.重新建立了平台系统稳定回路的数学模型,并运用经典博德图方法设计了系统的校正网络,给出了基于DSP的数字校正网络的实现方法.Simulink仿真结果表明,该数字稳定回路具有较好的动态性能和稳态性能,能够满足系统的设计要求.经初步实验验证,该光纤陀螺惯性平台系统已实现功能要求.目前该方案已应用于某型导弹的平台改造研制中.     

基于LAMP的网络渗透测试系统设计与实现

为了更好的完成对目标系统的远程安全评估,设计实现了一种基于LAMP架构的网络渗透测试系统。该系统实现功能包括:基于B/S模式的系统Web框架,运用NASL攻击脚本插件实现的漏洞扫描模块,基于攻击图的渗透方案自动生成模块,统一调用的多数据库通用引擎。测试结果表明,系统能够有效针对目标主机完成信息探测、漏洞扫描、渗透攻击、测试评估等功能,系统性能稳定,操作简单,可扩展性强。     

二波段频率源设计

为了设计一个L波段频率源,使其能够稳定输出,采用锁相倍频电路实现高频信号输出,通过Q3236锁相环芯片实现。利用有源比例积分滤波器实现环路滤波器的设计,给出了滤波器参数计算方法。做了大量关于锁相环电路和环路滤波器电路的实验,反复调试得到电路稳定工作最佳状态。最后给出了样机的测试结果,该频率源具有体积小、低功耗、低相噪及频率稳定性好等优点。     

基于PLC控制技术的电梯控制系统的设计与实现

为了实现电梯的自动控制,使其运行灵活方便．稳定可靠、抗干扰能力强。本文基于PLC控制技术,介绍了PLC技术控制下的电梯系统组成和工作过程,并阐述了PLC技术控制下电梯系统实现的功能、设计思路、实现的语言和算法。     

基于WinCE的高速工业绣花机人机界面设计与实现

为了提高工作效率和舒适性,提出基于WinCE的高速工业绣花机系统人机界面的设计及实现方法。采用WinCE作为软件操作平台,分析了WinCE的GWES图形用户界面和消息映射机制的具体实现,着重论述了主刺绣界面、参数设置界面和磁盘管理界面的设计过程与实现方法。设计结果表明：该方法整体性能稳定,系统运行效率高,人机界面的设计更友好、更人性化。     

基于仿真平台的数字电路的设计

介绍两种设计和实现四路优先抢答器的电路，掌握运用电子仿真平台设计出结构合理、工作性能稳定的数字电路方法。     

红外焦平面读出电路集成数字输出

为了实现红外焦平面数字化输出,设计了一种集成片上模数转换的焦平面读出电路,包括一个512512的读出电路单元阵列和列共享的逐次逼近寄存器型模数转换器(SAR ADC)。单元读出电路采用了直接注入(DI)结构作为输入级,输出的信号通过多路传输送到模数转换器。设计的逐次逼近型的模数转换器中的比较器采用的是由前置放大器、锁存器、自偏置差分放大器和输出驱动器组成的高速比较器,数模转换器(DAC)采用的是三段式的电荷按比例缩放和电压按比例缩放相结合的结构。在Cadence和Synopsys设计平台下对模拟和数字部分电路分别进行设计、仿真与版图设计。电路工艺采用GLOBALFOUNDRIES公司0.35 m CMOS 3.3 V工艺加工流片。测试结果显示SAR ADC有效位数为8.2位,转换频率超过150 k Samples/s,功耗低于300 W,满足焦平面100帧频以及低功耗的需求。     

多通道高速ADC电路PCB设计技术浅谈

ADC是将模拟信号转换为数字信号的芯片,它在电路系统中的作用决定了它必然和其它大量数字电路一起使用,所以在其PCB设计中除了需要考虑一般PCB设计中要注意的问题之外,还要在多方面引起特别注意,尤其是在高速应用中。本文就针对多通道高速ADC电路设计的特点,以E2V公司的EV10AQ190芯片为例,重点讨论了包含多通道高速ADC的硬件电路设计中印刷电路板布局时所必须引起注意的问题,包括数字地和模拟地。数字电源和模拟电源的处理,ADC输入信号的隔离问题,采样时钟的处理和输出信号的阻抗匹配等问题。     

基于51单片机的数字电压表仿真设计

设计采用AT89C51单片机、A/D转换器ADC0808和共阳极数码管为主要硬件,分析了数字电压表Proteus软件仿真电路设计及编程方法。将单片机应用于测量技术中,采用ADC0808将模拟信号转化为数字信号,用AT89C51实现数据的处理,通过数码管以扫描的方式完成显示。设计的数字电压表可以测量0~5 V的电压值,AT89C51为8位单片机,当ADC0808的输入电压为5V时,输出数字量值为＋4.99V。本设计电路简单、成本低、性能稳定。     

自适应Sigma-Delta A/D转换器的设计

对于传统的Sigma-Delta A/D转换器(ADC),其信噪比(SNR)将随着输入信号强度的减小而降低.因此,本文根据自适应理论提出一种自适应ADC的解决方案及相应的电路实现.在充分考虑了在电路实现中误差的存在,给出了误差自校正电路.仿真结果表明,这种自适应ADC的SNR几乎与输入信号的强度无关.     

Design of a high-speed CMOS multi-bit quantizer for continuous-time Delta-Sigma Modulator applications

Digital front-end receivers realize direct conversion of an analog signal to digital form at intermediate frequencies (IF), simplifying the overall system design and alleviating the problems associated with IF mixers. The trend is to eliminate any RF/analog mixers and digitize the RF signal as near as possible to the antenna. In order to digitize directly the analog input signal, a high dynamic-range and high-speed ADC is needed. Continuous-Time Bandpass Delta-Sigma Modulator can meet these requirements, using high-performance multi-bit quantizers. This article presents the design of a high-speed CMOS Analog-to-Digital Converter (ADC) which can be used as a quantizer in Continuous-Time Delta-Sigma Modulator. It is designed in a 130 nm CMOS technology from STMicroelectronics. The main features of the ADC are 3-bit resolution with 4 GHz sampling rate in a 0.8–2 GHz bandwidth.     

中频信号接收与处理电路研究

介绍了一种中频信号接收与处理电路设计,在研究了中频信号带通采样理论的基础上,设计了一种基于ADC+FPGA+DSP结构框架的中频信号接收与处理电路,对ADC转换器电路、FPGA及外围电路、DSP及其外围电路以及电源模块电路的设计进行了详细介绍。该中频信号接收与处理电路可以实现125MSPS的采样速率,FPGA和DSP的采用为后续信号处理提供了强大的硬件支持。因此,该中频信号接收与处理电路具有较高的实用价值。     

基于FPGA的数据采集板设计与实现

数据采集板作为雷达信号处理系统中的接收前端,必须面对越来越高的要求,为后续信号处理提供可靠的保证。将数据采集板独立设计提高了通用性,降低了系统的研制时间,因此成为雷达信号处理系统设计的发展趋势。采用ADC和FPGA设计了基于CPCI总线的数据采集板,实现了8路信号同时中频采样及处理,并已应用于雷达系统中。     

碲镉汞e-APD 焦平面数字化读出电路设计

HgCdTe e-APD 工作于线性模式,通过内雪崩倍增效应将一个微弱的信号放大多个数量级。介绍了一个具有列共用ADC 制冷型(77 K)数字化混成式HgCdTe e-APD FPA 读出电路,可以应用于门控3D-LARDAR 成像,有主被动双模式成像功能。Sigma-delta 转换器比较适合于中规模128128 焦平面列共用ADC。调制器采用2-1 MASH 单比特结构,开关电容电路实现,数字抽取滤波器采用CIC 级联梳状滤波器。采用GLOBALFOUNDRIES 0.35 m CMOS 工艺,中心距100 m。设计了量化噪声抵消逻辑消除第一级调制器量化噪声,采用数字电路实现。CIC 抽取滤波器的每一级寄存器长度以方差为指标截尾,以降低硬件消耗。并且数字抽取滤波器工作电压降低到1.5 V,可以进一步降低功耗。仿真显示sigma-delta 转换器精度大于13 bit,功耗小于2.4mW,转换速率7.7 k Samples/s。     

调制混合滤波器组的宽带模拟信号采样研究

对于超宽带模拟信号,很难用单个模拟数字转换器（ADC）直接进行采样。该文提出了一种新的并行调制混合滤波器组结构用于实现超宽带模拟信号的采样,首先,将每一路宽带模拟输入信号进行余弦调制,并用相同的低通模拟滤波器均匀分割输入信号的带宽;然后,采用相同的ADC将子带信号数字化;各路子带信号通过上采样器后用数字综合滤波器综合得到原宽带模拟输入信号的数字重构。综合滤波器采用总体最小二乘准则下的特征值滤波器设计方法得到。本文所提出的系统结构不需要使用高速的采样保持电路,降低了系统实现的难度,并且设计的系统具有与其它混合滤波器组相近的重构性能。仿真结果表明了本方法的有效性。      

A 63 dB SNR, 75-mW Bandpass RF Σ∆ ADC at 950 MHz Using 3.8-GHz Clock in 0.25-μm SiGe BiCMOS Technology

A fourth-order continuous-time LC bandpass sigma-delta ADC is designed using a new architecture with only non-return-to-zero feedback DACs to mitigate problems associated with clock jitter, along with individual control of coefficients in the noise transfer function. The ADC performs direct digitization of RF signals around 950-MHz center frequency with a 3.8-GHz clock. The operation of the proposed ADC architecture is examined in detail and extra design parameters are introduced to enhance the operating range and improve the stability of the ADC. Measurement results of the ADC, implemented in IBM 0.25-mum SiGe BiCMOS technology, show SNR of 63 dB and 59 dB in signal bandwidths of 200 kHz and 1 MHz, respectively, around 950 MHz, while consuming 75 mW of power from plusmn1.25-V supply