SCSI到ATA协议转换机制的研究与实现

SCSI协议和ATA协议是当前存储市场运用最广泛的数据通道接口协议。文中提出了一种SCSI到ATA协议转换的设计方法,选用QLogic FAS466SCSI协议芯片,以AT91系列ARM处理器为控制核心,可以同时对SCSI总线和ATA总线进行操作。同时,提供了大容量的板载SDRAM,可以提高数据的吞吐率。     

机载TDI CCD相机高速图像实时存储系统

介绍了用于一种机载TDI CCD相机的高速图像实时存储系统的设计方案。系统中CCD相机图像数据经过数据缓存器缓存后传递给DMA控制器,再经过SCSI协议控制器写入SCSI硬盘中。利用VHDL语言对FPGA芯片编程实现主控制器和DMA控制器功能,从而协调SCSI协议处理器实现数据的存储。经过实验验证,该系统能够满足机载TDI CCD相机的高速图像实时存储要求。     

符合Ultra2的高性能SCSI处理器FAS466

介绍ＱＬｏｇｉｃ公司的最新的Ｆａｓｔ结构ＳＣＳＩ处理器（Ｆａｓｔ Ａｒｃｈｉｔｅｃｔｕｅｒ ＳＣＳＩ Ｐｒｏｃｅｓｓｏｒ）ＡＳ４６６的性能特点、内部结构主在国内的应用前景。     

USB1.1 Mass Storage类设备的研究与实现

针对嵌入式设备与PC主机大容量数据传输的需要,利用NAND FLASH存储介质设计实现USB Mass Storage类设备.通过分析PXA255处理器的USB硬件架构和Windows CE操作系统下USB软件驱动流程,解决制约Mass Storage类设备传输速度的瓶颈问题.NAND FLASH自身读写速度和USB数据传输速度是制约Mass Storage类设备传输速度的重要因素.根据USB协议规范和NAND FLASH存储介质特征,在SCSI读写命令执行过程中每次存取64 kbyte大小数据.经过测试,速度可以达到500 kbyte/s,满足快速传输数据的需要,实现提高主机与嵌入式设备传输速度的目标.     

信息技术在1999

<正> 芯片竞争何其烈 低端高档不相让 低档PC机拥有广阔的市场。自1997年初起,1000美元以下的低档PC机畅销,至1998年11月,全世界低档PC机销量占电脑总销量的59％。在低档PC机处理器芯片市场上,AMD公司和Cyrix公司推出了廉价的处理器芯片,挤占了英特尔公司的芯片市场。去年1月,AMD公司又推出了主频高达330MHz的K6-2处理器的移动版本。为了争夺低档PC机市场,英特尔公司于1998年春推出廉价赛扬芯片,今年3月和第二季度又分别推出主频为433MHz和主频为466MHz的最新赛扬芯片。     

FAS调度系统在铁路通信中的应用

铁路列车运行的指挥调度,是通过通信信号来实现的,铁路调度通信系统在列车的正常运行中发挥着非常重要的作用。文章对铁路通信中的FAS调度系统加以介绍,分析FAS调度系统的结构组成,讨论FAS调度系统在铁路通信业务中的具体应用,对FAS调度系统的发展进行探讨。     

FAS调度系统在铁路通信中的应用

铁路列车运行的指挥调度,是通过通信信号来实现的,铁路调度通信系统在列车的正常运行中发挥着非常重要的作用。文章对铁路通信中的FAS调度系统加以介绍,分析FAS调度系统的结构组成,讨论FAS调度系统在铁路通信业务中的具体应用,对FAS调度系统的发展进行探讨。     

联想万全服务器助力久游网“光线飞车”网络游戏

久游网将采用联想万全R520G6服务器和R510G6服务器构建“光线飞车”网络游戏平台。久游网的多组服务器采用四核5310双核CPU、FBD内存、SCSI和SAS硬盘。Intel5310四核CPU采用了Intel最新的酷睿架构,两个计算单元共享4 Mbyte的二级缓存,该处理器相比以前双核处理器的性能平均提高了60％～70％,并且通过独立双前端总线结构以及FBD内存和IOAT技术,     

SCSI总线的特色与发展趋势

虽然IDE接口的外设越来越多,价格也是屡创新低,但是高档的SCSI产品却仍然有着固定的支持者。到底SCSI设备的特点在哪里,新发表的标准又有何特色,我们就在这里为读者剖析SCSI的特色及发展趋势。     

西安地铁二号线FAS系统接口浅析

对西安地铁二号线的FAS系统的各个接口进行了归纳和分析,对全面认识FAS系统接口和处理接口故障提供了参考。     

高性能16位微处理器IP软核设计

在对标准Intel8086微处理器进行分析的基础上,本文介绍了一种与其指令集兼容、性能大幅提高的可重用16位微处理器IP软核的设计。从处理器体系结构的划分,到指令集的设计以及处理器内部各单元的设计,进行了比较详尽的阐述,并对该设计进行了软件仿真和硬件验证。该处理器采用缩短指令执行时钟周期、增加指令预取队列、改进总线接口时序和减少有效地址计算时间等系统架构的优化,使性能得到大幅度的提高;通过扩展指令集实现与标准8086、8088、80186和80188系列微处理器完全软件兼容。     

Embedded software in real-time signal processing systems: designtechnologies

The increasing use of embedded software, often implemented on a core processor in a single-chip system, is a clear trend in the telecommunications, multimedia, and consumer electronics industries. A companion paper (Paulin et al., 1997) presents a survey of application and architecture trends for embedded systems in these growth markets. However, the lack of suitable design technology remains a significant obstacle in the development of such systems. One of the key requirements is more efficient software compilation technology. Especially in the case of fixed-point digital signal processor (DSP) cores, it is often cited that commercially available compilers are unable to take full advantage of the architectural features of the processor. Moreover, due to the shorter lifetimes and the architectural specialization of many processor cores, processor designers are often compelled to neglect the issue of compiler support. This situation has resulted in an increased research activity in the area of design tool support for embedded processors. This paper discusses design technology issues for embedded systems using processor cores, with a focus on software compilation tools. Architectural characteristics of contemporary processor cores are reviewed and tool requirements are formulated. This is followed by a comprehensive survey of both existing and new software compilation techniques that are considered important in the context of embedded processors     

IA指令集仿真器的优化设计与实现

指令集仿真器是现代处理器设计和软件设计过程中不可缺少的一部分。指令集仿真器不仅有助于验证处理器和编译器的设计功能和性能,还能用来评估体系结构设计是否合理。现在指令集仿真器的广泛使用已经成为与此相关的软件设计的基础。为了得到高速的指令集仿真器,介绍了优化指令集仿真器的理论基础,在此基础之上提出了一系列优化方法,并采用ARM7处理器进行了逐一验证并取得了明显成效。     

MSP4000型多业务处理器在软交换终端设备中的应用

MSP4000是PMC-Sierra公司生产的多业务处理器,内部集成了语音编解码用DSP、MIPS内核、VPN安全引擎和MAC控制器等,使用这种处理器可完成软交换系统中IAD设备的设计.介绍MSP4000的系统结构及各个模块的功能,并给出根据MSP4000设计的IAD设备的硬件方案和软件流程.     

TCP/IP协议的ASIC设计与实现

文章介绍了一种TCP/IP协议族传输、处理TCP数据和IP数据报过程的ASIC设计-TCP/IP协议处理器的硬件实现。简单介绍了TCP/IP协议，着重介绍了TCP/IP协议处理器系统结构以及各模块设计。硬件实现的TCP/IP协议处理器提高了IP数据报的处理速度，更重要的是，将Internet网络数据传输从传统的依赖电子计算机系统的模式中解放出来，实现了脱离计算机系统环境建立Internet网络连接。     

FPGA prototyping of a RISC processor core for embedded applications

Application-specific processors offer an attractive option in the design of embedded systems by providing high performance for a specific application domain. In this work, we describe the use of a reconfigurable processor core based on an RISC architecture as starting point for application-specific processor design. By using a common base instruction set, development cost can be reduced and design space exploration is focused on the application-specific aspects of performance. An important aspect of deploying any new architecture is verification which usually requires lengthy software simulation of a design model. We show how hardware emulation based on programmable logic can be integrated into the hardware/software codesign flow. While previously hardware emulation required massive investment in design effort and special purpose emulators, an emulation approach based on high-density field-programmable gate array (FPGA) devices now makes hardware emulation practical and cost effective for embedded processor designs. To reduce development cost and avoid duplication of design effort, FPGA prototypes and ASIC implementations are derived from a common source: We show how to perform targeted optimizations to fully exploit the capabilities of the target technology while maintaining a common source base     

基于矩的快速离散余弦变换处理机的设计及实现

阐述了基于矩的离散余弦变换算法和易于ＶＬＳＩ实现的脉动阵列算法结构,然后从软硬件结构划分、电路实现技术等方面探讨离散余弦变换处理机系统的设计思路。最后给出用矩实现的计算框图、电路实现框图以及外围驱动软件的结构设计。     

Fast and scalable lock methods for video coding on many-core architecture

Many-core processors are good candidates for speeding up video coding because the parallelism of these applications can be exploited more efficiently by the many-core architecture. Lock methods are important for many-core architecture to ensure correct execution of the program and communication between threads on chip. The efficiency of lock method is critical to overall performance of chipped many-core processor. In this paper, we propose two types of hardware locks for on-chip many-core architecture, a centralized lock and a distributed lock. First, we design the architectures of centralized lock and distributed lock to implement the two hardware lock methods. Then, we evaluate the performance of the two hardware locks and a software lock by quantitative evaluation micro-benchmarks on a many-core processor simulator Godson-T. The experimental results show that the locks with dedicated hardware support have higher performance than the software lock, and the distributed hardware lock is more scalable than the centralized hardware lock.     

浅谈嵌入式处理器体系结构

嵌入式系统一般指非PC系统，它包括硬件和软件两部分。其中嵌入式处理器是嵌入式系统硬件的核心。详细介绍了流行的嵌入式处理器体系结构及性能，分析了嵌入式处理器对嵌入式系统性能的影响及发展趋势。