基于信噪比测量时钟抖动的方法

研究了高速数据采集系统中时钟抖动对信噪比的影响,进而提出一种基于信噪比测量时钟抖动的方法。在采样-保持电路的模型的基础上,推导出信噪比与抖动及输入信号频率之间的数学公式,并对其进行了仿真。最后使用这种方法实际测量了两种时钟的抖动。结果表明,该方法操作简单、测量精确。     

基于数字化技术的高速串行接收器设计

基于数字化模拟电路设计技术和自适应动态反馈方法设计了一个高速串行接收器,包含采样放大器、时钟发生电路、匹配电阻电路.后两者的精度直接决定了接收器性能.采用TSMC的CMOS 0.25μm混合信号模型,在Cadence软件环境下用spectre仿真器进行模拟.结果表明,时钟发生电路输出的五相时钟间隔0.416 ns,抖动35 ps,锁定时间1.8 μs;匹配电阻阻值波动在44.3～45.6 Ω,稳定时间6μs,平均误差±1.45%,最大误差1.56%.联调后整个接收器电路具有接收480 Mbps高速串行数据的能力.     

时钟抖动对AD有效位数的影响

研究了高速数据采集系统中时钟抖动(clock jitter)对采样有效位数的影响,提出了一种基于离散域的分析方法,对时钟抖动带来的影响做了具体的定量分析,建立了数学模型和公式推导,并通过仿真加以验证。结果表明,时钟抖动引起的误差小于一个量化台阶(LSB)时,可以改善采样信噪比,若引起的误差大于一个量化台阶(LSB)时,就会使有效位数降低,有效位数下降的值与输入信号频率、量化位数、量化区间直接相关。     

EPON系统中突发接收的CDR电路研究与设计

在吉比特级EPON的突发式接收模块中,时钟数据恢复是关键技术之一。在对现有几种时钟数据恢复技术进行对比研究后,提出一种基于改进比特门控振荡器的即时锁定技术。它提升了占空比区分容限,抑制了时钟恢复级的数据的抖动,构造出更加适合吉比特级的时钟数据恢复电路。测试结果表明,对于8B10B码和伪随机码,CDR电路均达到预期的指标要求。     

1GSPS高速数据采集时钟系统的设计

利用FPGA内部的锁相环进行1GSPS数据采集时钟系统的设计,提出了一种分相多路时钟的设计方法,并对设计方案进行仿真分析.设计方案合理利用可编程逻辑器件的内部资源,在不增加系统硬件成本的前提下,可以将设计方案灵活组态为双通道500MHz、4通道250MHz或8通道125MHz采样率的数据采集时钟系统.该时钟系统实现了外部时钟的片内管理,简化外部时钟电路和PCB电路板的设计.该项技术已成功应用到1GSPS数据采集系统中.     

一种用于UHF RFID标签的高稳定度时钟电路

设计了一种用于无源超高频射频识别标签芯片的时钟生成电路.在传统弛豫振荡器的基础上设置相位控制电容和相关校准电路,使输出时钟频率与工作电压和偏置电流不相关,抑制了电源的波动和偏差所引起的时钟抖动,保证了时钟频率的稳定性.同时,利用正负两种温度系数的电阻的温度补偿作用及相应的校准控制,实现了当温度在较大范围变化时时钟的周期稳定性.该电路在TSMC 0.18μm工艺下流片.测试结果显示,该方法可以获得更大的时钟校准范围和更高的输出时钟精度,电路功耗0.86μW,适合无源芯片的使用.     

带日历时钟的实时温度检测系统设计

电子：万年历是单片机系统的一个应用,本设计由硬件和软件两部分组成,硬件由主控器、时钟电路、温度检测电路、显示电路、键盘接口5个模块组成,主控模块用AT89C52、时钟电路用时钟芯片DS12C887、显示模块用LCD、温度检测采用DS18820温度传感器、键盘接口电路用普通按键完成;软件利用C语言编程实现,单片机通过时钟芯片DS12C887获取时间数据,DS18820采集温度信号送给单片机处理,然后通过LCD显示阳历年、月、日、时、秒、闹钟、星期、温度。     

一种用于高速D/A转换器的1.6 Gbit/s同步电路

针对GHz采样的D/A转换器(DAC)设计及系统要求,提出了一种新型的高速同步电路.该同步电路引入高速动态比较器和触发器做低电压差分信号(LVDS)的数据接收电路,降低了功耗,实现简单;然后利用低抖动模拟延迟锁相环和数字相位检测电路选择准确的同步时钟信号,提高了同步电路工作频率范围.基于SMIC 0.18μm1.8 V CMOS工艺的仿真和测试结果显示,同步电路工作的时钟频率范围覆盖250~800 MHz,支持的数据率从500Mbit·s-1~1.6 Gbit·s-1,能用于GHz采样频率的DAC核和外部LVDS发送器接口数据的同步.     

全数字CDR抖动分析及改进研究

针对全数字时钟数据恢复(clock data recovery, CDR)电路的抖动,提出了一种基于离散时间多速率模型的全数字CDR抖动减小方法。研究了基于离散时间多速率模型的全数字CDR的输出相位功率谱密度函数,讨论了时域的抖动和频域输出相位功率谱密度函数存在的关系,采用四级差分振荡器设计数字控制振荡器,使用辅助频率锁定环锁定采样频率。仿真结果表明,在线性时变系统条件下,所提方法的抖动值为3.63 ps,小于Inverse Alexander相位检测器方法和LC正交数字控制振荡器方法,能够减小全数字CDR的抖动。     

数字式实陧时钟自动校准的研究

对于长时间运行的控制系统周期性校准其时钟以消除积累走时误差。对数字区时钟误差进行分析，提出数字式时钟自动校准方法，即收电台整点报时信号处理成校准脉冲，每２４小时自动校准时钟一次，消除时钟日差，自动校准数字式时钟系统模型的核心是ＭＣＳ－５１单片机，将硬件电路与软件技术相结合，实现了实时时钟无积累日差自动运行。     

手持激光测距仪的电路设计

介绍了一种以单片机和CPLD为核心的手持式激光测距仪的电路设计,重点研究了激光测距仪的接收电路、电源、控制和计数电路的结构。该测距系统使用雪崩二极管作为光电转换检测元件,用高速时钟进行计数测量,简化了设计,提高了数据采集的精度,能方便地实现无合作目标远程测量。     

应用并行多数据采集通道复用技术实现高速实时采样系统

为了实现 2 0 0MHz实时采样系统 ,采用了并行多数据采集通道复用技术 .两个 10 0MHz数据采集通道并行工作 ,两个通道均采用乒乓存储 ,这样系统采样率达到 2 0 0MHz而数据的存储和传输速率只需要 5 0MHz .系统设计中对于并行处理的各个部分给予了精心的时序配合设计 ,并针对高速数据采集的要求采用了ECL门电路以及高速的可编程逻辑器件实现存储器地址计数器以及系统控制电路 ,而且为减小高速电路中的干扰采用了多层板的设计并对系统和输入信号进行了屏蔽处理 .实验证明采样系统性能稳定 ,采样数据符合精度要求 .并行多数据采集通道复用技术既有效地提高了系统的采样率又减轻了数据存储和传输的压力 .系统设计围绕高速数据采集的要求 ,并行处理的各个部分时序配合准确 ,并针对高速电路系统中所遇到的电磁反射和干扰等问题提出了有效的解决办法 .     

基于FPGA的双目视觉同步采集系统

该文提出一种象素级的双目视觉同步采集和传输系统,可满足立体视觉对左右视频输入严格同步的需求.该同步系统包含粗略到精确的两级同步设计:硬件电路级的粗略同步及基于硬件描述语言级的精确同步.通过双路视频采集与显示实验证明,该同步系统效果好、可靠性高.     

跨时钟域间数据高速传输的设计与实现

为了解决数字集成电路中跨时钟域间数据高速传输的问题,基于可编程逻辑器件提出一种利用格雷码判断先进先出存储器空满状态的思想及方法,并给出关键部分的硬件描述语言程序。相对于传统设计而言,跨时钟域传输的格雷码指针无需再次转化成二进制指针,而是同步到对方时钟域直接进行比较,这样既能减少逻辑资源的消耗,也能同时提高系统性能。     

基于DSP和FIFO信号采集系统硬件设计及实现

提出了一个基于FIFO和DSP的高速数据信号采集系统的设计,给出了该系统的总体设计方案和具体硬件电路,包括FIFO内部电路结构的阐述、电源和复位电路设计、FIFO与DSP的连接等.实验表明：该系统结构清晰、电路简洁、易于实现.     

信号完整性设计中的抖动与振铃消除技术

针对高速信号传输中码间干扰引起的抖动问题,提出了一种新型电流模式预加重电路,与传统结构相比,该新型电路不仅降低了电路复杂度,而且通过双边沿预加重提高了工作速度．针对低压差分信号传输的振铃问题,在考虑芯片压焊线模型以及负载的情况下,提出了一种基于阻抗匹配方法的振铃消除技术,有效缓解了输出振铃现象．通过对仿真和测试眼图进行讨论,验证了新方法的实用性．