基于PIC16F688单片机的智能加密锁设计与实现

介绍了以PIC16F688单片机为核心的智能加密锁技术。该加密锁通过先进的对称密钥加密算法和串口取电、电平转换、单片机接口等硬件电路，结合计算机软件程序，实现了智能加密功能。该加密锁具有很好的保密性，能有效地保护软件产品，并获得了良好的实际应用效果。     

AES算法的轮内融合优化

为减少高级加密标准(AES)算法的硬件消耗,提出了一种AES加解密算法的轮内融合结构.在降域求逆元的基础上,该结构选择性地将轮函数内部的线性模块进行融合,减少了线性模块间的重复计算,从而有效地减少了密钥处理模块的计算量及硬件消耗,使得AES算法实现进一步优化.通过统计数据进行对比分析,验证了该结构的优化性,并分别选出了最优的加密、解密所使用的换域矩阵     

基于4阶细胞神经网络和AES的图像加密的研究

运用细胞神经网络和高级加密标准(Advanced Encryption Standard, AES)加密算法对图像进行加密，提出一种基于4阶细胞神经网络和AES的图像加密算法。首先，通过主动-被动同步法实现4阶细胞神经网络的同步，并产生混沌信号；然后，将同步混沌信号产生的同步随机序列用于图像的置乱和扩散；最后，结合AES加密算法与提出的基于螺旋矩阵的置乱扩散模型，并利用椭圆曲线对AES的密钥进行加密，通过公共信道对密钥和加密数据进行传输。数值模拟实验表明，提出算法不仅可以大幅降低图像相邻像素值之间的相关性，而且能承受包括差分攻击、噪声攻击和裁剪攻击在内的经典攻击，具有较好的安全性、鲁棒性。     

基于FPGA的AES加密算法功耗研究

AES(Advanced Encryption Standard)是美国国家标准技术研究所NIST旨在取代DES的21世纪的加密标准.详细介绍了AES加密的算法原理,实现了基于FPGA平台AES加密算法的设计与功能仿真.从静态和动态两方面分析了功耗的产生原因,研究了基于FPGA平台的AES加密算法降低功耗的问题,以及随着时钟频率的增加,系统功耗的变化趋势.算法模块占用逻辑资源少,加密效率高,并在保证安全性,和满足应用需求的前提下,实现了平衡数据处理速度和系统功耗这两个重要参数的目的.     

一种块递推实时FFT算法模块设计与实现

文中提出了一种基于FPGA-IP核的FFT算法硬件模块的设计方案,该方案采用四分块递推FFT算法,具有结构规范、递推性好、实时性强等特点,结合DSP对模块的数据输入和输出的软件控制,实现了一种硬件和软件相结合的实时FFT模块.对该模块性能进行测试,FFT模块运行稳定,输出的计算结果正确,与DSP软件实现的标准FFT算法程序库相比,文中的FFT模块实时性能提高了35倍,该模块已被用于实时信号处理系统中.     

共享软件加解密与注册方法

介绍了软件注册模块的整体设计方案,并从磁盘序列号加密的实现、打开电子邮件程序发送注册文件、利用注册文件和用户名解密生成注册号、程序注册并生成注册信息等几个方面具体分析了软件注册模块的设计,还探讨了程序启动检查模块的设计方法,并给出了部分相关代码．最后提出了加密方式和使用限制中存在的问题．     

基于FPGA的AES算法移动硬盘加密系统的设计

针对目前移动硬盘加密系统中存在的数据泄露,更改密钥不灵活等问题,本文提出了基于FPGA的移动硬盘数据加密系统—AES系统。该系统不仅能实现对移动硬盘数据的实时加密,而且还可以根据需要随时更换密钥,并且在加密结束后及时销毁FPGA中的密钥。实验结果说明,该系统可以提高数据的加密效率、安全性和可靠性,经过QuartusII 11.0软件优化后,使程序占总资源仅为53%,提高了资源的利用率。     

基于DSP的USB2.0设备接口协议的实现

在充分研究USB2.0设备接口协议的基础上,提出了一种基于TMS320C5402 DSP与CY7C68001 EZ USB SX2的USB2.0系统的硬件接口逻辑及软件系统。通过 CPLD设计,克服了DSP I/O口功能弱的缺点,提高了DSP的控制能力,增强了系统设计的成功率和灵活性。用所设计的软件接口实现了控制状态寄存器的访问、中断源的读取、设备枚举处理及命令节点的处理。现场使用和试验表明,该系统具有速度快和可靠性强等优点。     

加密U盘的设计与实现

USB移动存储设备，由于其突出的优点得到广泛的应用。但普通USB存储盘安全性能低，不适合用来存储敏感信息。本文在研究强制口令认证、数据加密等安全防护技术的基础上，提出一个基于普通U盘的安全解决方案。本方案在完成一个普通U盘设计的基础上，设计口令认证机制和基于分组算法的数据存储加密机制，论述实验中的相关问题并给出了部分实现过程，该方案可有效提高U盘的安全性能。     

一种AES-CCM 128 bit硬件加密器的优化设计

介绍了一种基于FPGA的AES-CCM 128bit硬件加密器的优化设计方法。阐述了AES（高级加密标准）算法以及CCM工作模式,分析了AES算法的轮变换结构,并提出S-box查表结构和MixColumns（列混合运算）的VHDL语言程序设计思想。建立了ExpandedKey（密钥扩展运算）的数学模型,概括出AES算法的硬件实现方法,使得每一轮的轮变换与密钥扩展运算并行执行,以提高AES的加密速度。CCM工作模式结合了CTR与CBC-MAC工作模式,其加密明文或解密密文时都使用AES加密运算,这样解密过程就避免了繁杂的AES的直接解密运算。CCM模式下的简化加密协议,使用两个AES加密内核并行执行CTR与CBC-MAC工作模式以提高该模式下的加密解密速度。     

AES加密算法在应用软件保护平台中的实现

在介绍AES加密算法的基础上,结合软件保护平台的架构模式,分析了AES算法的流程,重点给出AES算法在软件保护平台中的实现过程。     

嵌入式安全存储系统的研究

经过分析嵌入式系统的安全需求,描述了一种基于微型加密算法的USB安全存储系统的系统构造,采用微型加密算法来对USB设备进行数据安全存储.以芯片CY7C68013为主控芯片,嵌入式系统开发板固件采用USB接口直接下载,采用智能仿真设备进行在线调试.实验表明加密处理的数据基本不影响USB数据的读取操作,此嵌入式平台能够实现相对的安全性能,具备低成本、低功耗和结构简单等优势.     

IBM-PC数据加密软件

数据加密技术是当前通信技术中急待解决的问题。本文论述了在IBM-PC机上开发的一个数据加密软件。该软件遵循美国数据加密标准(DES),采用菜单式结构,加密性能强,使用方便、灵活。除对数据、正文加密外,对口令也采用了适当强度的加密措施。     

一种新的6轮AES不可能差分密码分析方法

给出了一个4轮AES的不可能差分特性：如果输入的明文对只有一个S-盒不同,那么4轮之后相应的密文对在同一列不可能出现3个不同的S-盒．利用该性质,在原来4轮不可能差分密码分析的基础上,前后各加一轮,提出了一种不可能差分密码分析6轮AES的新方法．该新方法需要2^99.5的选择明文,记忆存储空间为2⁵⁷分组,以及约2⁸⁶的6轮AES计算,且恢复密钥的错误概率仅为2^-66.5．     

一种基于混沌的AES算法的研究

AES算法越来越多地应用到各个领域,是加密方法发展的新趋势．描述了AES加密算法,重点是对AES算法进行了改进,即用Logistic映射生成的混沌序列作为AES加密方法的初始密钥．最后用C＋＋语言实现了混沌和AES结合的新算法并与原始AES算法进行了速度对比．     

FPGA的AES高速处理模型设计

为了提高AES的处理速度,提出了AES的全流水线设计思想.通过对全流水线路径上相应MEM资源和逻辑资源的深入分析,找出制约数据块工作效率的因素,采用双通道运算模型,创建各流水线节点的高速模型,实现AES的全流水线设计.实验结果表明:在EP4CE40F29C8的FPGA芯片上执行AES加解密运算,其吞吐量达到7.2 Gbps.在全流水线架构下,双通道的设计思想使得流水线上的所有数据块处于高效工作状态,系统在低成本的前提下实现了性能的大幅提高.