一种R-C-R组合式12位逐次逼近A/D转换器

采用一种R-C-R组合式逐次逼近A/D转换方法,基于UMC 90nm CMOS工艺设计了一种12位1兆赫兹采样频率的逐次逼近型A/D转换器.在电路设计上,通过复用两段式电阻梯结构,有效地降低了系统对电容阵列的匹配性要求.在版图设计方面,采用了特殊的电阻梯版图设计方法来减小连接电阻的失配影响,并采用金属叉指电容来提高工艺兼容性以减小工艺成本.在3 3V模拟电源电压和1 0V数字电源电压下,测得微分非线性为0 78最低有效位.当采样速率为1兆采样点每秒,输入信号频率为10kHz时,测得的有效位数为10 3,包括输出驱动在内,功耗不足10mW.整个转换器的有源面积小于0 31mm2,符合嵌入式片上系统的应用要求.     

高分辨率地震仪∑ΔA/D转换器的噪声整形

通过对∑ΔA/D转换器中的∑Δ调制器的分析,提出了对∑ΔA/D转换器的噪声整形的基本理论,为设计具有高分辨率的地震数据采集站提供了理论依据. 结合ΔA/D转换器的具体电路结构,分析了基本环路滤波器和高阶滤波器滤波方式的噪声整形技术对A/D转换器分辨率的影响. 结果表明,在∑ΔA/D转换器中,利用适当阶数的高阶∑Δ调制器的噪声整形作用,可以使信号在A/D转换时的量化噪声转移到有效信号频段之外,再使用数字滤波器滤除带外噪声后,可以有效地实现地震仪中24位高分辨率的模数转换.     

用于非制冷红外探测器的SAR ADC设计

设计了一种用于非制冷红外探测器图像处理的12 bit逐次逼近型模数转换器(ADC),转换电压为2~4 V.其D/A转换器采用电阻和电容混合结构,节省芯片面积,减小系统复杂度;比较器采用放大锁存结构,应用失调存储技术,满足非制冷红外芯片图像处理对ADC速度与精度的要求.芯片采用Global Foundries 0.35μm混合模式CMOS工艺进行设计和流片.仿真结果表明:在输入信号为50 k Hz、采样率为1 MS/s时,信纳比(SNDR)为72 d B,有效位达到11.6 bit,模拟部分功耗2 m W,满足非制冷红外探测器对ADC指标的要求.该设计提高了非制冷红外探测器的图像处理能力,消除了ADC外接引入的噪声.     

基于建立-向下偏转过程11-bit 1-MS/s逐次逼近型模数转换器的设计

采用0.35μm CMOS工艺设计了一款基于建立-向下(set-and-down)偏转过程11-bit1-MS/s的逐次逼近型模数转换器(SAR ADC),分析了电容网络的偏转过程。采用本文电容偏转过程的11-bit SAR ADC平均电容偏转能耗比传统的SAR ADC降低了81.25%,且单位电容的总数与传统SAR ADC相比也降低了50%。采用0.35μm 2P3M CMOS工艺对SARADC电路进行了版图绘制,版图尺寸约为705μm×412μm。后仿真结果表明,信号与噪声和失真比达到了66.6dB,有效精度达到了10.7bit。     

一种应用于流水折叠式A/D转换器的失调抵消预放大器

根据流水折叠式A/D转换器的应用要求,设计了一种失调抵消预放大器.采用开关电容电路实现失调存储技术,以减小输入失调电压对转换精度的影响,并通过引入MOS电容实现回馈噪声中和技术.基于SMIC 0.18μm CMOS工艺,在1.8V电源电压、200MHz时钟频率下,对所设计的预放大器进行了功能验证和蒙特卡洛分析.其失调方差仅为3.24mV,功耗为362μW.测试了整个10位100MS/s A/D转换器,最大INL和DNL分别为1.6LSB和0.6LSB.在fin=32MHz,fs=100MHz时,测得SFDR为55dB.     

基于ADS1100的高精度电子秤设计与实现

设计基于串行A/D转换器ADS1100、低功耗单片机AT89S52和LCD显示器的高精度电子秤。该高精度电子秤作用于传感器的力转换成电压值,经A/D转换后用单片机进行处理,结果通过LCD显示。核心器件ADS1100是16位A/D转换器,在使用中读数准确、反应灵敏,具有低功耗、超量程报警等功能。     

基于ISP器件和MAX1166的A/D控制电路设计

MAX1166是美国MAXIM公司生产的逐次逼近型16位低成本、低功耗模数转换器,该转换器内带4.096 V精密参考源,同时具有并行数据输出接口.以FPGA作为控制器件,阐述了该模数转换器的特性、功能及实际应用电路,并给出了VHDL程序.用FPGA控制MAX1166思路简单,程序清晰,高速稳定,利用FPGA的ISP特性,能够方便实现数据实时下载更新.     

TLC2543与GMS97C51的接口设计

介绍了12位开关电容逐次逼近型模数转换器TLC2543的功能、原理，及如何用它的串行接口和微控制器构建12位的数据采集系统，给出了与GMS97C51的接口电路及其软件设计。     

基于连分式分解的1/2^n阶模拟分抗逼近电路设计

应用连分式理论设计1/2n阶模拟分抗逼近电路。基于分数阶微积分理论,推导理想模拟分抗的网络函数。对1/2阶理想分抗的网络函数进行连分式分解,得到相应模拟分抗逼近电路的网络函数,并将其推广到1/2n阶。采用无源RC器件设计电路的具体结构,并通过multisim10仿真。实验结果证明,由连分式分解理论设计的1/2n阶分抗逼近电路具有良好的幅频响应和相频响应,能有效地逼近理想分抗。     

高分辨主地震仪∑△A／D转换器的噪声整形

通过对∑△A／D转换器中的∑△A／D调制器的分析，提出了对∑△A／D转换器的噪声整形的基本理论，为设计具有高分辨率的地震数据集站提供了理论依据，结合∑△A／D转换器的具体电路结构，分析了基本环路滤波器和高阶滤波器滤波方式的噪声整形技术对A／D转换器分辨率的影响。结果表明，在∑△A／D转换器中，利用适当阶数的高阶∑△A／D转换器的噪声整形作用，可以使信号在A／D转换时的量化噪声转移到具有效信号频段之外，再使用数字滤波器除带外噪声后，可以有效地实现地震仪中24位高分辨率的模数转换。     

Analysis of non-ideal factors and digital calibration for highresolution SAR ADCs

An analysis of capacitor mismatch in a high resolution successive approximation register (SAR) analog-to-digital converter (ADC) is described. The results show that the mismatch of capacitors and the parasitic capacitance in the LSB capacitor array have a significant influence on the resolution of ADC while the parasitic one in MSB array has little influence on the precision. A 16-bit SAR ADC high-level model is designed and a background digital calibration is proposed to calibrate the errors due to the mentioned sources. Simulation results indicate that the ENOB(Effective number of bits) after calibration is above 15 bit with a probability of more than 90％. The availability of this calibration method is verified, so it can be utilized to calibrate high-resolution SAR ADC.     

适用于逐次逼近型模数转换器的DAC的设计

逐次逼近型ADC是一种中等速度、中等精度、低功耗、低成本的ADC,它的实现算法虽然较为单一,但其具体结构却是多种多样的.这主要是对应不同结构的DAC,SAR ADC会表现出不同的功能.在实际应用中,我们应根据需要,选择适当结构的DAC.一般情况,DAC的面积和转换速度这两项性能会随着位数的升高而逐渐下降,文中采用了分段...     

一种SAR图像与光学图像匹配算法研究

INS/SAR组合导航系统对SAR实时图像与光学参考图像的匹配算法提出了较高的实时性和准确性要求.针对以往直线匹配算法与角点匹配算法的缺陷,首先提取SAR实时图像与光学参考图像直线中的直线与角点特征,然后在干线对粗匹配的基础上利用精确的角点特征进行小参数变化下SAR图像与光学图像的精匹配.经实验验证,该方法实时性与匹配精度高,可较好的应用于INS/SAR组合导航系统的图像匹配中.     

Low power time-interleaved 12-bit 500MS／s charge-domain ADC

A feed-forward common-mode(CM) charge compensation circuit and a foreground calibration technique for the high speed charge-domain (CD) pipelined analog-to-digital converter (ADC) is presented to solve the problem that the precision of CD pipelined ADCs is restricted by the variation of the input CM charge and the offset error. The proposed compensation circuit and the calibration technique can compensate the CM charge and errors caused by the variation of the input CM charge and offset respectively. Based on the feed-forward CM charge compensation circuit and the offset error foreground calibration technique, a 12bit 500MS／s time-interleaved CD pipelined ADC is designed and realized in a 1P6M 018μm CMOS process. The ADC achieves the spurious free dynamic range (SFDR) of 775dB and the signal-to-noise-and-distortion ratio (SNDR) of 627dBFS for a 199MHz input at a full sampling rate. The variation of signal-to-noise ratio is less than 3dB for the input CM voltage in the 0 to 12V range. The power consumption of the prototype ADC is only 220mW at 18V supply and occupies the active die area of 624mm².     

高精度电荷域ADC共模电荷误差前台校准电路

提出了一种数模混合型高精度共模电荷误差校准电路,可对电荷域流水线模数转换器中由增强型电荷传输电路电荷传输关断电压随工艺、电压和温度波动、输入共模电荷变化、各流水线子级中电容非线性而引起的各类共模电荷误差进行精确补偿．所提出的高精度共模电荷误差校准电路被运用于一款14bit210MS/s电荷域模数转换器中,并在1P6M 0.18μm CMOS工艺下实现．测试结果显示,该14bit模数转换器电路在210MS/s条件下对于30.1MHz单音正弦输入信号得到的无杂散动态范围为85.4dBc,信噪比为71.5dBFS,而模数转换器内核功耗仅为205mW,面积为3.15mm²．     

10bit 100MS/s混合型模数转换器

为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器．为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略．理论分析表明,相对于合并电容开关策略,提出的开关策略使电容阵列所需的电容总数减少了一半,电平切换功耗降低了81.22％．最后,基于中芯国际0.18μm工艺,对混合型模数转换器进行仿真．当采样频率为100MS／s、输入频率为48.14453125MHz的正弦波信号时,输出信号的无杂散波动态范围为75.879dB,有效位数为9.902bit,功耗为2.41mW,品质因数为25.19fJ／conversion-step．仿真结果表明,这种混合型模数转换器利用提出的开关策略能在功耗、速率和面积上实现很好的折中．     

SAR星的可对抗性研究

首先，讨论了进行合成孔径雷达(synthetic aperture radar，SAR)星对抗的必要性和技术可行性，提出了进行SAR星对抗的技术途径；然后，介绍了笔者已进行的基础研究，如SAR星的可对抗性研究，电磁脉冲发生器(electromagnetic pulse produce genevator，EMPG)注入对抗技术试验研究，近区和远区箔条干扰机理分析，对SAR天线的无源干扰分析，馈源特性分析与材料改性实验及其他相关工作；最后，提出了进行SAR星对抗要采用有源无源并举，重视无源对抗，做好基础技术配套工作等方面建议。     

用于电荷域流水线ADC的1.5位子级电路

针对高速高精度模数转换器的性能依赖于高增益带宽积运放而导致较大功耗的问题,提出了一种基于斗链式电荷器件的电荷域流水线1.5位子级电路．该子级电路使用增强型电荷传输电路来实现电荷传输和余量电荷计算,去除了传统流水线模数转换器中的高性能运放,可大大降低模数转换器的功耗．基于所提出的1.5位子级电路,在0.18μm CMOS工艺条件下,设计了一款10位、250MS/s电荷域流水线模数转换器．测试结果表明,该模数转换器样片在全速采样时对于9.9MHz正弦输入信号转换得到的无杂散动态范围为644dB,信噪失真比为56.9dB,而功耗为45mW．     

Fully-Differential Multichannel Integrated Neural Signal Recording Front-End

Neural signal can be used for clinical disease diagnosis,data analysis and real-time life signal monitoring.Its analysis requires high-performance signal processors.Based on the 180 nm standard CMOS technology,a16-channel fully-differential neural recording chip is designed.The chip consists of 16-channel low-noise pre-amplifiers,a multiplexer and a successive approximation register(SAR)ADC.The result shows that the equivalent input-referred noise of recording amplifier is 3.63μV,bringing down noise efficiency factor to 4.24.At 8.5 bits effective number of bit(ENOB),the analog-to-digital converter(ADC)has an SNR of 52.6dB.The core area of the proposed neural recording front-end is about 2.46 mm~2.