谐波畸变下一种快速单相锁相环技术

锁相环(Phase-Locked Loop,PLL)作为逆变器并网运行的核心技术之一,为了应对电网在谐波畸变的情况下而形成的非理想电压,提高单相并网逆变器锁相环的工作性能,本文提出了一种基于前置滑动平均滤波器(Moving Average Filer,MAF)的单相锁相环。该单相锁相环采用二阶广义积分(Second Order Generalized Integrator,SOGI)算法作为单相锁相环的正交信号发生器(Orthogonal Signal Generation,OSG),并在其引入一个简易的锁频环(Frequency-Locked Loop,FLL)以自适应电网频率;最后在同步旋转坐标系下捕获电网电压的频率和相位信息,实现无静差同步跟踪。仿真结果表明,本文所提出的单相锁相环结构在谐波畸变的电网环境下,能准确快速地跟踪电网基波电压相位,验证了该方法的可行性。     

一种改进的基于DFT鉴相的单相锁相环方法

为了改善基于DFT(Discrete Fourier Transform,DFT)鉴相单相锁相环方法的锁相速度和提高其在电网频率变化时的锁相精度,文章在常规基于DFT鉴相单相锁相环基础上进行了两点改进。一是减少锁相环中前向积分环节,PI调节器输出直接作为相位误差信号;二是增加电压频率跟踪环节,进而调节系统采样频率,实现同步采样。仿真和实验结果验证此改进方法的有效性。     

电网基波无静差正交正弦波观测技术

快速准确地获取电网相位、频率等信息,对并网逆变器控制具有重要意义。在单相并网系统中,由于缺少与电网电压相互正交的正弦量,无法直接构建基于同步旋转坐标系的同步锁相环来获取电网相位信息。对此,提出一种无静差的正交正弦波观测器技术,可以无静差地提取电网基波和与电网基波相互正交的正弦量,并以此构建单相同步锁相环,实验验证了该方法的有效性。     

基于模糊自适应的新型单相锁相环研究

为提高逆变器对电网电压频率及相位的精准跟踪和锁定,解决常规单相并网逆变器内部锁相环因自身锁相自由度不足引起锁相误差的问题,深入分析研究了同步旋转坐标变换锁相环原理,提出了一种考虑频率自适应的基于改进型Park变换的单相并网逆变器锁相环。通过仿真实验验证可知,应用此方法的单相并网逆变器在电网电压跌落、谐波注入等非理想电网电压情况下,仍具有稳态误差小、准确度高地跟踪、锁定电网电压频率及相位的优势。     

并网系统软件锁相环设计

并网控制系统的稳定运行需要快速准确地跟踪电网电压的相位和频率。根据软件锁相环(SPLL)原理,基于dq坐标变换建立了SPLL模型,仿真结果表明该锁相环在电网电压存在跌落、相位和频率突变情况下均能实现准确锁定。同时针对三相不平衡系统,设计了基于双同步旋转坐标系的解耦软件锁相环,详细分析了其锁相原理及数学模型,并通过仿真验证了其良好的锁相性能。     

CDSC在单相电网同步锁相技术中的应用

针对非理想电网环境下单相锁相环同步问题,文章提出一种基于级联信号延时消除(CDSC)的单相锁相环。研究中首先对仅有单相输入下的坐标变换结果进行分析,得出各种非理想电网状态下单相信号输入的同步旋转坐标变换的输出特性。结合带有频率反馈环路的级联信号延时消除法能够快速有效的抑制如直流分量、谐波、相位突变等非理想电网环境给同步参考坐标变换的输出带来不良影响,从而达到准确跟踪单相电网基波电压幅值、相位和频率自适应的目的。该方法无需构造单相电压信号的虚拟正交信号,算法简单且硬件上容易实现。仿真和实验结果验证所提锁相环在非理想电网环境下可以快速准确的跟踪输入电网电压信号的相位、频率和幅值,同时满足系统的稳定性。     

非理想条件下的电网同步锁相技术

针对电网电压存在扰动时传统同步坐标系锁相环存在的不足,提出一种新型电网电压同步方法。文章首先详细分析了影响同步坐标系锁相环锁相精度的电网电压扰动因素,在此基础上提出一种新型多静止参考坐标系解耦软件锁相环,该方法能够在多静止坐标系内有效地将电网电压基波分量同扰动分量分离并锁相,因此其相位跟踪结果不受电网电压不平衡、畸变、直流偏置等因素影响,响应速度快,锁相准确。仿真和实验结果验证了所提出方法的正确性和可行性。     

电网严重畸变情况下的锁相策略研究

针对传统三相软件锁相环PLL(phase-locked loop)在电网电压同时含有较低次谐波分量和负序分量等严重畸变情况下不能完成精准锁相的问题,提出基于滑动离散傅里叶变换DFT(discrete Fourier transform)滤波原理的新型三相软件PLL。滑动DFT算法可以准确地从含有各次谐波的电网电压中提取单位基波信息,再结合基于延时信号对消的基波正负序分量分离方法提取出基波中的正序分量,最后采用同步参考坐标系锁相环SRF-PLL(synchronous reference frame phase locked loop)得到基波正序相位信息。结果表明,新型锁相环在电网电压同时处于不平衡、含有高次谐波和低次谐波以及直流分量的情况下均能够完成精准的锁相。     

电压不平衡且畸变下基于UHCM模块的锁相环研究

针对传统的基于同步参考坐标系的三相锁相环在非理想电网环境下不能准确跟踪电网电压的相位问题,提出了一种基于不平衡谐波补偿机制模块的三相锁相模型。该模型首先利用UHCM模块估算各次谐波的含量,进而有效地消除谐波分量的影响,把正序基波分量和负序分量提取出来;然后通过αβ坐标变换,可以准确获得基波正序电压分量频率和相位等基本参数。仿真结果表明,该方法具有较强的谐波抑制能力和动态响应速度快的特点,满足电网信号同步跟踪要求。     

电网非理想情况下的同步锁相技术

电网电压同步锁相是并网逆变系统的关键技术之一,当电网电压出现不平衡时,同步旋转坐标系d,q轴上含有二倍频分量,导致传统同步锁相技术不能准确检测出电网基波正序电压相位信息。在分析d,q轴二倍频分量产生原因的基础上,提出将q轴分量通过FIR滤波器移相90。后注入d轴来消除二倍频分量的影响,从而获得理想的电网基波正序电压相位信息。分析所提锁相环(PLL)的工作原理,给出其实现方法,探讨该方法在单相系统中的应用,并通过合理设计PLL控制参数来抑制谐波对PLL性能的影响。仿真和实验表明,该方法在电网电压不平衡、频率变化、单相系统及电网电压畸变情况下,能准确检测出电网基波正序电压的相位。     

解耦混合坐标系并网逆变器电网同步方法

针对电网电压直流分量扰动影响电网同步精度的问题,提出一种解耦混合坐标系电网电压同步方法。首先分析了传统旋转坐标系锁相环的原理及存在的问题,在此基础上,将直流分量视为频率为"0Hz交流量谐波",并结合多旋转坐标系锁相环,提出静止坐标系结合多旋转坐标系的解耦同步方法。文中从系统稳定裕度、抗扰特性和动态性能等方面对锁相环参数进行了设计。最后在电网电压畸变不平衡且存在直流分量扰动情况下进行了仿真和实验研究。实验结果验证了所提出方法的可行性和有效性。     

基于改进DSOGI-FLL的并网变流器多谐振解耦网络同步方法

电网电压基频正序分量相位和幅值的准确检测是三相并网变流器稳定运行的重要保证。针对传统单同步旋转坐标系锁相环在畸变或不平衡电网下锁相精度低的问题,文中利用双二阶广义积分器锁频环(DSOGI-FLL)设计了一种多谐振解耦网络的电网同步方法。首先,分析了二阶广义积分器锁频环自适应提取电网电压基波和频率的原理;其次,详细分析了不平衡电网下DSOGIFLL的锁频响应特性,提出将负序电压分量考虑在内的增益标准化线性模型,以提升其在不平衡电网下的锁频性能;然后,设计了以DSOGI-FLL为基础的多二阶广义积分器谐振解耦网络,实现畸变及不平衡电网下基波电压信息的准确获取。仿真与实验表明,该方法在电网电压畸变或不平衡情况下均能准确获取电网电压基频正序分量的相位和幅值信息。     

Three-phase grid voltage synchronization using sinusoidal amplitude integrator in synchronous reference frame

Synchronization with the grid voltage is critical in the control of grid-connected power converters. Under unbalanced grid condition, the conventional synchronous reference frame phase-locked loop (SRF-PLL) does not work well due to the effect of the fundamental negative sequence component. This paper proposes a new synchronization method, the sinusoidal amplitude integrator based phase locked loop (SAI-based PLL), to efficiently eradicate the effect of the fundamental negative sequence component. As a result, it can accurately and quickly estimate the amplitude and phase angle of the fundamental components of grid voltages in unbalanced grid conditions. In addition, when dc offset and harmonics are contained in the grid voltage, a multi-SAI-based PLL method is developed to extract the synchronization signal. The proposed SAI-based PLL incorporates the sinusoidal amplitude integrator into the conventional SRF-PLL. Its operation is analyzed using the complex-vector notation. Simulation and experimental results on the performance of the proposed SAI-based PLL and comparison with other synchronization methods are presented.     

解耦多同步参考坐标系电网电压同步信号检测方法

在新能源发电并网中,并网变换器需根据电网运行状态实施相应的控制以保证其安全可靠运行。需要对电网电压的频率和相位实现快速准确的检测,同时还需要为变流器的并网运行提取出正负序分量。本文针对解耦双同步参考坐标系锁相环在谐波情况下频率检测结果和同步效果差的问题,提出了一种解耦多同步参考坐标系电网电压同步信号检测方法。该方法通过正负序dq轴系以及低次谐波的dq轴系分解,实现了多轴系dq分量的解耦,可以在电网电压不对称和含有谐波分量的情况下,快速提取出电网电压的频率和相位信息,同时还可得到正负序分量的dq轴变换结果。实验结果表明提出的方法在电网电压不对称、频率变化和含有多次谐波情况下均具有很好的同步效果。     

Mathematical and Experimental Investigation on Advanced PLL for Cascaded H-Bridge Multilevel Inverter in Active Filtering Application

Cascaded H-bridge multilevel inverter (CHB-MLI)-based shunt active power filter (SAPF) is one of the finest solutions for power quality improvement in case of medium-voltage distribution sector. Performance of SAPF degrades due to the presence of DC offset and harmonics in the grid voltage since this will result phase angle and frequency error. Therefore, modified single-phase synchronous reference frame theory comprising of advanced PLL is presented in this article. The advanced PLL can track frequency and phase angle accurately even though source voltage is having DCor harmonic content. A detailed mathematical modeling and stability analysis of this PLL is presented using Routh-Hurwitz criteria. A novel systematic design procedure using gravitational search algorithm (GSA) and an Eigen value analysis is proposed for calculating optimal PLL parameters. Closed-loop SAPF control stability is tested using root-locus analysis. An extensive experimental analysis of the proposed control applied to CHB-MLI-based SAPF has been performed under distorted source voltage and non-linear loading conditions to show the effectiveness of the proposed control over recently published work. Source current maintains its sinusoidal shape, properly synchronized with grid voltage and having distortion limit in compliance with IEEE-519 standard irrespective of source voltage conditions during the operation of SAPF.     

一种嵌入重复控制内模的三相锁相环的设计与实现

作为分布式并网发电系统众多关键技术之一的电网同步锁相技术一直是国内外研究的热点。针对现有锁相环算法需要级联无穷个滤波器(或调节器)才能完全抑制电网谐波这一问题,提出了一种嵌入重复控制内模的锁相环方法。利用重复控制内模在电网基波频率及各次谐波频率处产生谐振尖峰这一特性,结合交叉解耦复数滤波器能分离电网基波正负序的特点,设计了一种能够完全消除谐波的正负序分量提取结构,分离出的纯净正序分量经过基本的同步坐标系锁相环能提取出频率、相位等信息。最后通过Matlab/Simulink仿真和相关实验在电网电压畸变、不平衡情况下对所提锁相环方法进行了测试,结果验证了该方法的正确性和有效性。     

电压不平衡条件下改进型锁相环的设计与实现

针对基于d-q变换的锁相环在电压不平衡和畸变时动态过程较差的不足,提出一种基于d-q变换的改进型锁相环模型,能有效提取正序电压分量,消除电压不平衡的影响,并具有较强的谐波抑制能力。在PSCAD/EMTDC环境下的仿真研究和基于单片机C8051F410实验系统的实验研究结果验证了所提方法的正确性和可行性。     

基于双dq变换软件锁相的动态电压恢复器研究

动态电压恢复器是一种新型的电能质量调节装置,它能有效地抑制电网电压波动对敏感负载的影响。针对在电网畸变以及不对称跌落的情况下,动态电压恢复器需要准确地捕获基波电压正序相位。采用了一种双dq变换软件锁相环(DDSRF-PLL),不仅能够快速有效地检测电网电压在对称、不对称、不对称且畸变情况下正序基波电压的相位,为动态电压恢复器提供准确的锁相角,同时也具备较好的动态性能,使动态电压恢复器获得较好的补偿结果。在Matlab/Simulink中建立了带超级电容的动态电压恢复器的仿真模型,仿真结果验证了双dq变换软件锁相在动态电压恢复器的有效性和可行性。     

Compensation method of phase‐locked loop under unbalanced grid condition based on harmonic linearization

The voltage source converter (VSC) is often faced with unbalanced grid conditions that will degrade its performance because of the distorted current with a large amount of harmonics. One of the main parts of current distortion is the third‐order harmonics caused by the negative‐sequence voltage component at the fundamental frequency. The distorted output of the synchronous reference frame phase‐locked loop (SRF‐PLL) due to the unbalanced grid voltage is the main reason for the existence of the harmonics. This paper analyzes the mechanism of the generation of harmonics currents and proposes a compensation method for the PLL in VSCs based on the harmonic linearization method without changing the structure of SRF‐PLL. The proposed PLL can work properly under unbalanced grid conditions and has a good dynamic response. The third‐order current harmonics are reduced significantly by using the proposed PLL instead of the conventional SRF‐PLL without changing the current control strategy of VSC. The compensation method is verified by cycle‐by‐cycle circuit simulations and controller hardware‐in‐the‐loop experiments.