基于FPGA的SRM控制器研究与实现

介绍了开关磁阻电机(Switched Reluctance Motor,简称SRM)控制器目前所用的两种位置信号处理方式,及其各自存在的问题,在此基础上,提出了以现场可编程门阵列(Field Programmable Gate Array,简称FPGA)为位置信号处理器设计SRM控制器的方法.阐述了基于FPGA的SRM控制器的软硬件设计,给出了12/8和6/2两种结构的SRM采用该控制器电动运行的实验结果.     

FPGA全数字电力电子变换控制器设计

针对目前的电力电子变换控制器多以数字信号处理器为核心进行设计、其存在的固有延时以及指令顺序执行特性无法满足一些实时性高、灵活性强的应用场合需求问题,研究了具有硬件并行与准模拟电路特性的现场可编程门阵列,可更好地用于构建高性能数字控制系统.通过分析电力电子控制器设计现状和FPGA电力电子控制器的典型应用,得出以FPGA为核心的电力电子控制器的特点,提出了具有指导意义的FPGA全数字电力电子控制器设计原则和设计方法.基于此,设计了有源电力滤波器FPGA全数字控制器,并与DSP控制器在控制性能上进行了具体比较,最后结合电力电子装置发展趋势对FPGA全数字控制器的应用前景进行了展望,期望为FPGA在电力电子控制器中的设计与应用提供有益思路.     

UPFC控制器IP设计

针对统一潮流控制器(UPFC)的物理模型控制系统实现时要求频率跟踪电网、幅值和相位连续可调的关键技术问题,采用现场可编程门阵列(FPGA)的设计方法,给出了UPFC物理模型控制系统的FPGA解决方案.阐述了其软硬件设计思想和方法,利用Altera公司的EDA开发工具Quartus II,采用开关损耗最小脉宽调制(PWM)方法设计了一个基于Avalon总线接口的统一潮流控制器的IP核,给出了UPFC IP核的功能及其结构,对调制波幅值和相位设置、调制波寻址、数据查找及幅值计算等子模块进行了详细描述,并利用Simulator和嵌入式逻辑分析仪SignalTap II进行了仿真验证.UPFC的FPGA解决方案使其整体性能大幅度提高.     

基于FPGA的高性能触发控制器设计

爆炸场参数测试现场环境比较恶劣,为提高触发控制器的可靠性与稳定性,设计了基于FPGA的高性能同步触发器.分别基于独立元器件与FPGA设计了触发控制器,并根据爆炸参数测试要求设计相关参数,同时分析了采用FPGA芯片设计带来的稳定性与可靠性等优点.通过多次实际实验表明,基于FPGA的触发控制器在极端温度条件下各通道同步时间小于50 ns,误触发率为0,具有更高的稳定性与可靠性.     

多通道高精度数据采集电路的设计与实践

本文结合实际应用工程,给出了多通道高精度数据采集电路的硬件设计和控制时序的设计.将理论计算和实践相结合,详细介绍了信号采集电路的设计,采用模拟开关进行通道的切换,对运放的输出稳定性进行了分析和验证;采用FPGA作为逻辑控制器,给出了程序设计流程和控制时序,并结合大量实验,给出了AD7667驱动运放的最优设计.测试表明,...     

基于SG/Simulink感应电机混合建模仿真研究

采用SG/Simulink软件,提出一种对感应电机控制系统进行混合建模仿真的新方法.该方法利用SG (System Generator)建立的控制器仿真模型可以直接生成相应VHDL代码,为在FPGA平台上实现控制器算法设计奠定了基础.它使得FPGA设计建模与实现建模可一次性完成,缩短了FPGA产品的开发周期.而采用Simulink搭建的感应电机本体模声则具有通用性,对应于不的情况只需修改替换部分模块.仿真结果验证了该方法的有效性和可行性,为实际电机控制系统的设计和调试提供了新的思路.     

UPFC控制器IP设计

针对统一潮流控制器（UPFC）的物理模型控制系统实现时要求频率跟踪电网、幅值和相位连续可调的关键技术问题,采用现场可编程门阵列（FPGA）的设计方法,给出了UPFC物理模型控制系统的FPGA解决方案。阐述了其软硬件设计思想和方法,利用Altera公司的EDA开发工具Quartus II,采用开关损耗最小脉宽调制（PWM）方法设计了一个基于Avalon总线接口的统一潮流控制器的IP核,给出了UPFC IP核的功能及其结构,对调制波幅值和相位设置、调制波寻址、数据查找及幅值计算等子模块进行了详细描述,并利用S     

基于FPGA的反应式步进电动机细分控制器设计

针对反应式步进电动机的正弦转矩特性,介绍了等步距角细分电流的计算方法.相对于以前的计算方法,该方法精度更高.用VHDL语言设计了基于FPGA的多级细分控制器.该控制器不仅可将稳定平衡点之间的通常步距进行多级细分,还可提供不同的步进速度.该控制器的应用可大大简化细分驱动电路的结构,提高微处理器的工作效率.仿真结果验证了设计的正确性,所设计的基于FPGA的细分控制器稍作修改即可满足于对于不同类型的步进电动机.     

基于现场可编程门阵列的网络化步进电机控制器设计

针对步进电机控制及驱动技术的发展现状,设计出基于现场可编程门阵列(FPGA)的网络化步进电机控制器,给出了硬件结构、工作原理、实现方法和验证结果.该控制器突破了传统的体系结构和控制方式,由FPGA代替微控制器完成各项控制任务,提高了控制精度和系统稳定性,同时引入以太网通信功能,可实现分布式控制.     

基于DSP可重构运动控制器的硬件设计

针对当前运动控制器不能满足柔性化制造的要求,提出了一种基于TMS320C2812 DSP、可编程逻辑器件CPLD和FPGA的高性能运动控制器硬件的设计方法。考虑到DSP、CPLD和FPGA的特点,采用模块化设计,应用DSP作为核心处理器完成复杂的控制运算,CPLD、FPGA作为协处理器完成密集型运算。利用FPGA和CPLD的现场可编程的特点,实现了系统的可重构性。实验表明,该结构可以完成多轴联动高精度的实时控制,且具有可重构性。     

基于FPGA的相机图像转接测试系统设计

研究并设计了一种相机图像转接测试系统,将卫星相机视频电子系统输出的串行数传数据进行格式转换并成像,同时能够模拟相机管理控制器功能对相机电子系统中信息处理器进行遥测遥控。相机图像转接系统以 FPGA作为逻辑控制的核心,通过CamLink接口与上位机进行图像数据传输并实时成像,采用 RS232接口接收上位机指令模拟遥测遥控,文中详细介绍了系统组成和 FPGA模块化设计方法,并于硬件电路上进行验证。实测结果表明,以本文方法设计和实现的相机图像转接测试系统成像结果准确无误,能够完整模拟相机管理控制器的遥测遥控功能,实现了多种成像模式的切换,为相机系统研制有很大的促进作用。     

基于A3PE3000L的磁力矩器控制系统设计

针对空间环境辐射源带来高能带电粒子会使卫星长开机部件控制器出现单粒子现象,工作异常,应用于某型号低轨卫星的磁力矩器控制系统,采用ACTEL公司的Flash型FPGAA3PE3000L作为控制器,具有对单粒子事件免疫、低功耗、低成本等优点。文中介绍了该控制系统组成,包括A3PE3000L的主要资源、A3PE3000L与中心计算机通过RS422总线的通信电路、驱动电路等,并经过了实验验证。目前,该方案已应用于某航天任务,实践证明,本系统性能良好,并且在轨实验状态稳定,具有很高的可靠性。     

数字化通用PWM控制器的设计

一般的集成PWM控制电路很难满足软开关PWM控制对各驱动脉冲的时序相位所提出的特殊要求,本文提出了一种采用现场可编程门阵列(FPGA)器件实现数字化通用PWM控制器的方案。该控制器能灵活地产生多路PWM脉冲,可应用于PWM的全数字化控制,并针对一软开关Boost变换器进行了实验,给出了实验结果。     

数字化通用PWM控制器的设计

提出了一种采用现场可编程门阵列(FPGA)器件实现数字化通用PWM控制器的方案。该控制器能灵活地产生多路PWM脉冲，可应用于PWM的全数字化控制，并针对一软开关Boost变换器进行了实验，给出了实验结果。     

基于FPGA的VGA图象信号发生器设计

为了方便地获得可视化的标准图形信号,针对VGA(视频图形阵列)接口显示器的检测要求,设计了一种基于FPGA(现场可编程门阵列)的VGA图像信号发生器。阐述了采用FPGA产生图像信号的设计原理,通过FPGA MCU(微程序控制器)组合,利用FPGA产生时序信号及图形信息存储、MCU完成功能控制与显示驱动,实现了图象数据处理的实时性和稳定性。具有电路简单,实用性好的特点。可以广泛用于视频和计算机的显示技术领域。     

基于FPGA的三相锁相环实现

提出一种基于可编程逻辑阵列(FPGA)实现三相锁相环(PLL)控制器的全数字化方案。在单片FPGA中,采用硬件描述语言VerilogHDL实现了包括d,q坐标变换、PI调节器、压控振荡器(VCO)模块及其它实验用模块的三相锁相环控制算法。基于Simulink的仿真结果显示,在三相电压频率突变时,三相锁相环对输入信号频率和相位锁定时间小于两个基波周期的,稳态误差小。基于FPGA硬件逻辑实现的三相锁相环控制器实验结果表明,在三相电压畸变的输入下,动态和静态特性良好,对非线性负载和测量引起的谐波、直流偏移等干扰也不敏感,这种控制器能够满足柔性速度系统(FACTS)装置对电压和相位信息实时性和准确性的要求。     

数字化通用PWM控制器的设计

提出了一种采用现场可编程门阵列(FPGA)器件实现数字化通用PWM控制器的方案。该控制器能灵活地产生多路PWM脉冲,可应用于PWM的全数字化控制,并针对一软开关Boost变换器进行了实验,给出了实验结果。     

基于ARM与FPGA的伺服控制电路设计

根据伺服控制系统对阀门伺服电路性能的要求,针对目前伺服控制电路中存在的电路结构复杂及控制实时性较低等问题,在基于传统伺服电路设计的基础上,采用最新推出的相关功能芯片,设计了以AD698作为差动式位移传感器(L VDT)模拟量处理核心电路,以ST公司的ARM芯片STM32F051及Lattice公司的FPGA芯片XP2-PQFP208为控制系统核心的一款新型伺服控制电路,并给出了该伺服控制电路相应部分的硬件设计原理及软件设计流程.经实验证明,该设计可以有效提高系统伺服控制性能,并且具有可移植性较好,集成度高,结构简单及实时性好的优点,可以实现控制系统对伺服阀驱动功率,测量精度和稳定性等的设计要求.     

基于FPGA的可重构多通道DDS信号发生器

介绍了一种基于FPGA芯片实现的可重构DDS信号发生器.论述了可重构直接数字频率合成(DDS)技术的工作原理、设计思路、具体硬件电路及编程实现方法,并且设计了一个实用的五通道信号发生.用户可通过上位机下载波形样品到Flash存储器中实现波形重构,采样点数可根据输出频率选择,在工程应用上具有实际意义.     

基于大容量FLASH存储器的FPGA重构系统的设计与实现

随着FPGA在各种工业应用越来越广泛,FPGA重构技术在快速的FPGA自动测试中应用越来越广泛.传统的基于JTAG方式和基于配置芯片的FPGA重构方案由于存储配置时间长,配置芯片成本高等原因越来越满足不了快速的多重配置需求.提出了一种基于大容量FLASH存储器的FPGA重构技术,方案采用FPGA作为主控制器,大容量FLASH芯片用于存储目标FPGA的配置数据,可以实现绝大部分不同型号的FPGA器件的快速多重重构,从而满足FPGA芯片快速自动测试需求,提高了整体程序开发和测试效率,节约了芯片的测试成本.