基于TMS320C6455的目标跟踪系统设计与实现

介绍了一种基于高速处理芯片TMS320C6455和FPGA架构的目标跟踪系统。该系统以DSP与FPGA为主体设计一套图像处理设备,利用局域熵算法来实现简单背景下小目标的跟踪。FPGA采用Xilinx公司生产的XC5VSX95T ,用来对原始图像数据进行预处理。DSP芯片采用TI公司生产的 TMS320C6455,通过局域熵算法对预处理后的图像进行实时跟踪并且将目标信息返回FPGA。FPGA获得跟踪结果后,将目标信息与原图像叠加,通过显示器将图像结果进行显示。局域熵算法经过优化后,目标检测跟踪时间大大缩短,满足硬件系统实时性的要求。     

红外小目标实时检测硬件系统设计与实现

设计并测试了红外小目标实时检测硬件系统。系统采用FPGA＋DSP的结构,以提高实时性。FPGA完成图像的部分预处理和缓存,DSP实现视频编解码器的控制、数据快速搬移存储与处理,并通过实验验证系统性能。     

基于DSP+FPGA视频图像采集处理系统的设计

针对图像采集与处理的应用要求,提出了基于双核DSP搭配FPGA的构架设计,DSP作为主处理器,通过其专用的PPI视频接口配合DMA控制器控制视频图像的采集、存储,并完成目标识别;FPGA作为协处理器,完成图像预处理中的累乘加运算并且为DSP提供部分寄存器扩展。阐述了系统的工作原理及各功能模块的构成,设计了图像采集处理系统,实现了视频图像的实时采集与处理。实验结果表明:系统可对25frames/s、16bit、720×576像素的视频图像进行采集与处理,具有良好的实时性。     

基于FPGA的动态目标识别与跟踪系统设计

为满足动态目标识别与跟踪系统对实时性、低功耗和小型化的要求，设计了一种以FPGA为核心的电路系统，辅以OV7670视频采集模块和VGA接口显示器，实现对视频图像进行采集、处理、矩形框标识，最终实现对动态的识别、跟踪和显示。其中，对图像的处理部分由FPGA完成，包括缓存、灰度处理、改进的位运算中值滤波、背景前景分离、帧间差分法与背景差分法融合进行运动目标检测与跟踪等，充分利用FPGA的高速并行处理的特点，结合片内RAM高速处理和片外SDRAM大容量特性，实现对视频数据的处理和存储。同时，系统具有抗干扰性较强、小巧、灵活、低功耗、通用性及可扩展性强等特点，既适合工业领域，又适合家居使用。     

嵌入式DSP图像处理系统设计与实现

为了实时地检测视频图像点目标位置,设计了基于TMS320F2812DSP和Spartan3-SC3S400的实时图像处理系统。提出了嵌入式图像处理系统的总体方案及硬件结构,DSP与FPGA之间的接口关系及硬件设计原理图、该系统以DSP处理器为核心,由Camera link图像转换芯片,FPGA芯片,"看门狗"电路和通信接口构成。软件工作流程为外触发信号是7μs宽的低电压有效信号,当低电平有效时,相机开始积分成像,积分时间结束后,数据开始输出图像数据,系统以场有效信号为控制信号,在场信号有效时,FPGA进行基本的图像预处理工作,并将有效数据发送给DSP,由DSP完成目标的连通性分析,并将分析结果发送给控制系统。实验结果表明:在输入图像为1 024×1 024,12位工作频率为10f/s的情况下,DSP软件的处理时间为1.3ms左右,该方案设计简单,运行稳定可靠,具有广泛的应用前景。     

嵌入式红外图像处理系统的设计

研究了一种基于FPGA和DSP的模块化嵌入式红外图像处理系统,详细分析了该系统中FPGA模块和DSP模块之间通信的工作原理和信号流程。通过在此系统上运行实时红外图像的目标检测与跟踪算法,实验表明：通过监视器观察目标跟踪效果明显。系统动态可重构、模块化、可扩展,并且实时性好、计算效率高、工作稳定可靠。     

基于双DSP的信息处理机设计

介绍了一种基于双DSP的信息处理机设计,该信息处理机是某目标跟踪系统的重要组成部分,能够完成8路模拟信号的数模转换及预处理,并配合目标跟踪软件完成目标跟踪。处理机采用TMS320C6414作为主处理器,ADSP2187为预处理器。讲述了双DSP信息处理机的总体设计思路,预处理系统,主处理系统以及逻辑译码电路的开发设计。实验表明,该信息处理机完成了系统规定的功能,工作稳定可靠。     

基于并行数据处理结构的电能质量在线监测

提出了基于现场可编程门阵列器件FPGA与数字信号处理器DSP并行结构的在线电能质量监测与分析 .由FPGA同步产生系统控制时序,并充分利用FPGA与DSP各自在数字信号处理领域中的特点,在FPGA内设计了16位浮点FFT运算模块用于谐波分析,应用DSP实现电压波动与闪变等电能质量指标数据的计算,采用FPGA与DSP并行数据处理的方式,达到采样与数据处理的同步进行的目的,从而完成对多路信号的无缝采样与分析.     

基于Blackfin BF549的嵌入式动态目标实时跟踪系统设计

基于ADI公司Blackfin系列DSP BF549数字图像处理芯片,提出了一种在动态背景下对所采集图像中的动态目标进行实时跟踪与显示的嵌入式设计方案。对系统的工作原理、硬件及软件设计三方面进行了介绍。该设计方案充分利用BF549芯片的高性能视频处理能力,采用基于图像配准的运动目标检测方法,首先将采集的4幅相邻帧图像的背景进行配准,之后再利用差分相乘法,实现了动态背景下运动目标的检测,并利用球机对运动目标进行实时跟踪,最后将跟踪结果显示在TFT液晶屏幕上。     

基于并行数据处理结构的电能质量在线监测

提出了基于现场可编程门阵列器件FPGA与数字信号处理器DSP并行结构的在线电能质量监测与分析。由FPGA同步产生系统控制时序,并充分利用FPGA与DSP各自在数字信号处理领域中的特点,在FP GA内设计了16位浮点FFT运算模块用于谐波分析,应用DSP实现电压波动与闪变等电能质量指标数据的计算,采用FPGA与DSP并行数据处理的方式,达到采样与数据处理的同步进行的目的,从而完成对多路信号的无缝采样与分析。     

多目标跟踪在红外制导系统中的应用

为实现远距离对可疑目标的跟踪功能,提高红外制导的引导精度,提出了一种多抽头流水线架构的多目标跟踪方式.该方法将图像预处理、图像分割和目标检测等算法均在FPGA内部通过卷积运算实现,通过提高卷积运算速度达到实时处理的效果.试验结果表明,该方法与其他跟踪算法相比,可以自适应调整窗口大小、改变跟踪策略和自动分配窗口,提高了跟踪的多样性和可选性.该方法可以引导红外制导系统对多个目标同时进行跟踪,最终给出判据对威胁等级高的目标进行打击,具有实际应用前景.     

基于DSP+FPGA技术的实时视频采集系统的设计

本文介绍了一种基于高速数字信号处理器TMS320DM642和FPGA的图像采集系统,阐述了该系统的硬件组成、工作原理,并详细描述了视频编码单元、图像处理单元和视频输出单元等的构成和设计方法,分析了系统设计时的各个关键技术环节.本系统有3个突出的优点:一是实时性,硬件电路器件的执行速度以及适合硬件的软件系统都保证了系统实时性的实现:二是小型化、集成度高,这个系统功能由一块PCB板实现:三是系统硬件平台的通用型,可以通过软件编程实现各种不同的图像处理功能.     

基于DM3730的车位检测系统的实现

以停车场监控视频作为车位检测算法的研究对象,该算法首先通过离线检测获取在不同环境下的车位背景相关的特征信息。接着提取出当前单车位区域作为感兴趣区（ROI）,然后分别对其进行3种车位算法检测。该算法运行在ARM＋DSP异构双核处理器DM3730平台和嵌入式Linux操作系统下,借用OpenCV中的图像处理函数和DSP运算进行图像处理,并将结果保存到嵌入式数据库中,实现了基于B／S网络模型的多车位检测。测试表明,用户只需通过浏览器访问该系统,就可以获得当前车位的占用情况,能够满足高实时性、高准确性的要求。     

基于DM642高速异纤图像检测处理系统的硬件设计

待加工原棉中往往混有难以分辨的异性纤维,能否有效地的去除这些杂质关系到棉纺产品的质量和企业的生存。本文设计了一种以FPGA为数据采集逻辑控制单元,以DSP为高端图像处理单元的数字图像处理。介绍了该系统的硬件组成、工作原理。从视频编码单元、图像处理单元和视频输出单元对整个系统的构成和设计进行了描述,分析了系统设计时的各个关键技术环节。     

基于TMS320C6713的图像采集处理系统设计

提出了一种采用DSP、FPGA及千兆以太网的混合结构的图像采集处理系统,以FPGA作为图像采集与相机控制模块,以浮点数字信号处理器TMS320C6713为图像处理核心,以千兆以太网为传输手段,从而在硬件上解决了图像数据的采集、处理与传输的问题。该文具体阐述了系统硬件总体结构及各个模块的功能与实现方法,并讨论了嵌入式软件的结构与处理流程。     

基于高速DSP的实时运动目标识别跟踪系统

研究了实时视频采集和高速目标识别检测、跟踪系统模型,分析了功能状态.在对检测、跟踪系统任务流和算法分析的基础上研究了基于高速DSP、大规模可编程器件和高速PCI通信总线架构的可行性系统实现方案.该系统采用复用总线设计,提高了系统资源利用率和系统可靠性.实验结果表明,该系统具有实时监测场景和在复杂背景下实时检测识别和跟踪运动目标的能力.     

一种基于排序统计理论的快速图像中值滤波法

中值滤波抑制干扰脉冲和点状噪声的同时,对图像边缘能较好的保持,在很多图像处理领域都起到了重要作用。运动目标识别技术对图像预处理实时性要求越来越高,为了提高预处理速度,以中值滤波原理为基础,对滤波排序算法和实现方案进行了研究,提出了一种基于排序统计理论的快速图像中值滤波方法,实现实时滤波。研究结果表明：该方法在硬件系统上对传统中值滤波排序算法进行的改进,使得3×3窗口中二维的9个像素取中值简化为一维的5个像素取中值,单窗口查找中值的比较次数由传统排序法的36次降到了16次,再结合FPGA的并行处理能力和流水线结构,滤波速度提高为原来的近4倍,可以满足图像预处理对实时性的要求。