共查询到10条相似文献,搜索用时 62 毫秒
1.
本文基于FPGA平台设计并实现了一种嵌入式16位RISC CPU核.以MIPS CPU指令集为参考,完成指令集设计;对指令处理过程进行抽象,把指令分成取指、译码、执行、访存、写回五级流水处理,根据处理过程所需要的元件构建五级数据通路:针对流水线处理产生的数据相关构建旁路通路;根据五级数据通路及旁路通路所需要的协调信号构建控制通路;把数据通路和控制通路融合成CPU核.采用VHDL实现CPU核;在CPU核上运行测试程序,并给出仿真结果;在FPGA平台上对CPU核进行验证.结果表明了所设计CPU核的有效性. 相似文献
2.
3.
一种带Cache的嵌入式CPU的设计与实现 总被引:2,自引:0,他引:2
基于FPGA平台实现了嵌入式RISC CPU的设计.根据项目要求,实现指令集为MIPS CPU指令集的一个子集,分析指令处理过程,构建了嵌入式CPU的5级数据通路.分析了流水线产生的相关性问题,采用数据前推技术和软件编译结合的解决方案.给出了控制单元、运算单元、指令Cache的实现与设计.在FPGA平台上实现并验证了CPU的设计. 相似文献
4.
文章介绍了采用可重构体系结构的TR600语音编解码器中的ALU设计。重点讨论了ALU的资源部件、数据通路、指令及在设计中的平衡规则。该ALU采用VHDL语言描述,经过仿真、综合和FPGA验证后,完全符合设计要求。 相似文献
5.
介绍了一种利用并行运算解决高维度、非线性、强耦合系统模型仿真问题的方法。该方法以现场可编程门阵列(FPGA)技术为依托,在流水线设计思想的基础上,利用所提出的流水线算子概念实现了从非线性常微分方程向流水线数据通路的转换过程。该方法为在FPGA上设计模拟各种复杂物理模型的流水线数据通路提供了一种简单有效的解决方案。 相似文献
6.
对MIPS指令集的流水线CPU进行了研究,提出了一种基于MIPS的流水线处理器模型机设计方案。方案设计的数据通路可以逐条添加指令,更贴近于教学实践,采用五级流水线架构,共实现52条指令,包含乘法及除法指令,对于每个流水段中的教学应用方法进行了分析。针对流水线数据与指令的相关问题,设计了专用的异常处理模块。模型机在EDA平台上进行了测试,测试结果表明,该方案符合设计要求。 相似文献
7.
提出了一种利用FPGA对生物神经元网络进行硬件仿真的方法.该方法充分考虑了多进程流水线模型中各神经元状态输出的时序问题,设计了节点选择器完成对流水线数据通路输出数据的保存和选择功能,实现了多状态耦合情况下精确的仿真方法.最后,利用该方法对Morris-Lecar神经元网络模型进行了FPGA硬件仿真,再现了Morris-... 相似文献
8.
9.
一种基于FPGA的CPU设计 总被引:3,自引:1,他引:2
基于现场可编程(FPGA)技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在QuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能.通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于FPGA的CPU设计方法,并通过初始化程序进行验证,实现了基于FPGA的CPU功能,表明基于FPGA技术在设计CPU核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性. 相似文献
10.
文章介绍了基于FPGA的流水线RISC微处理器的设计,包括关键模块设计和流水线设计.所设计的微处理器主要由ALU,译码单元,取指逻辑,寄存器堆,指令存储器,数据存储器等关键模块组成,其指令和数据长度都为32位,采用三种寻址方式.通过对关键模块的时序分析,设计合理的流水线.文章着重分析了因流水线产生的相关性问题.并采用旁路技术(Forwarding)和硬件"猜测法"加以解决.综合和功能仿真结果表明该RISC处理器达到了设计要求,其最高时钟频率达到74.59MHz. 相似文献