一种多核SoC系统的多源看门狗设计技术

介绍了一种内含多个DSP处理器核的SoC系统中的看门狗电路.随着对大规模SoC系统可靠性和稳定性要求的提高,在多核SoC系统中设计看门狗电路能够对多个处理器核进行监控和异常情况处理,并自动重启恢复SoC系统的工作.介绍了该多核SoC系统中的看门狗硬件逻辑和功能特性,并对看门狗工作流程和多核多源看门狗相互协调技术的运行方法进行了说明.测试结果表明,所设计的多核SoC系统中的多源看门狗能够监控SoC系统的运行状态,并在核定周期时间内在没有接收到喂狗信号后复位整个SoC系统,自动复位后重新工作.     

一种片上系统复位电路的设计

设计了一种片上系统(SoC)复位电路。该电路能对外部输入信号进行同步化处理以抑制亚稳态,采用多级D触发器进行滤波提升抗干扰能力,并且控制产生系统所需的复位时序以满足软硬件协同设计需求。同时,完成了可测性设计(DFT)。基于Xilinx spartan-6 FPGA进行了验证。结果表明该电路可以抑制90μs以下的外部干扰信号,并能正确产生系统所需的复位信号。     

一种SoC时钟复位管理电路设计与验证

提出一种适用于片上系统的时钟与复位管理电路，并搭建验证平台予以验证。该设计集成复位信号生成电路、复位同步释放电路、基准电压源、压控振荡器、锁相环、时钟门控电路等。数字电路设计基于180 nm标准单元库搭建，基于System Verilog语言搭建了一个功能完备的自动化测试平台，代码覆盖率与功能覆盖率达到100%。相比传统设计，该电路所有单元均在内部，集成度高、可靠性强。     

一种FPGA+多DSP系统复位信号的设计方法

针对FPGA和多DSP系统中各部分所需的复位信号需满足相应的复位时间和正确次序的要求,在介绍了两种传统复位信号产生方法的基础上,提出了一种利用外部器件TPS3307产生原始复位信号,并在FPGA中构建逻辑硬件看门狗,采用异步复位、同步释放的方式复位多DSP的设计方法。给出部分关键设计的源程序,并在一片Xilinx公司的FPGA(XC2V1000)芯片与4片ADI公司的DSP(TS201)组成的系统中进行了验证,结果表明该设计方法能提高系统稳定性和可靠性。     

三种常用SoC片上总线的分析与比较

随着集成电路设计技术的发展,在片上系统(SoC)中,越来越多地使用各种功能IP核部件构成系统。总线是这些部件连接的主要方式,目前有数家公司和组织研发了多种面向SoC设计的总线系统。本文介绍SoC中常用的三种片上总线AMBA、Wishbone和Avalon,分析和比较其特性,并针对其不同的特点阐述其使用范围。     

一种基于体系结构模板的粗粒度可重构SoC设计方法

针对传统的面向应用领域的多核SoC体系结构设计方法存在系统结构探索空间大、设计复杂度高等问题,提出了一种基于体系结构模板的粗粒度可重构SoC系统架构设计方法。该设计方法以体系结构设计为中心,体系结构模板可重用、参数可配置,从而缩小了体系结构设计探索空间,提高了体系结构设计效率,降低了应用程序编译器开发复杂性。最后,以密码处理领域为例,将模板参数实例化,构建了一个面向密码处理领域的多核可重构指令集处理器SoC系统(Multi-RISP SoC)。实验结果表明,MultiRISP SoC系统与几个典型可重构平台在性能上相当,但系统构建更为快速高效。     

单片微机系统的复位及自动复位

单片微机系统的复位及自动复位重庆大学金吉成，田逢春１引言通常人们对微机中的复位电路没有引起足够的重视，直接根据手册中给出典型电路来设计，但由于各自应用系统的差异而导致系统工作不可靠，有时能工作，有时需多次手动复位后才能工作，复位电路设计得不完善是一个...     

面向新一代众核处理器的高性能SNC的设计与验证

先进可扩展接口(AXI)是ARM公司推出的应用于高频系统的通道型总线,广泛应用于各种高性能SoC设计中.当前,通用处理器的主流是多核处理器,而多核处理器的主流是"通用DSP内核+应用专用核心"的异构融合结构.应用专用核心分为两种结构:同构多核和异构多核.在同构多核结构中,随着核数的增加,逐渐采用超节点结构,即在处理器中,几个内核构成一个超级节点,通过超级节点控制器实现片上网络与DSP内核之间的数据交互.在这项工作中,论文基于AXI总线,为新一代多核处理器设计了一种高性能、高带宽、低延迟的超级节点控制器.该超级节点控制器设计具有单独的读写数据通道,使用双向VALID和READY信号来实现握手机制,支持不对齐的数据传输、burst数据传输、广播操作、并支持乱序交易等.验证和综合结果表明,该超级节点控制器可以正确实现DSP内核与片上网络之间的数据交互,性能满足设计要求.     

基于80C552单片机的多芯片同步复位电路

首先分析了单片机应用系统的一般复位电路,然后讨论了多芯片系统对复位功能的要求,并针对80C552的特殊复位结构,详细介绍了一种软件、硬件相结合的同步复位电路。     

嵌入式多核平台调试技术

多核处理器因其处理能力和功耗的潜在优势,逐渐应用于嵌入式系统中．而多核体系的并行程序调试难度将直接影响到产品的释放周期,其调试过程的复杂度将随着片上核数的增加而呈指数上升．本文针对多核平台中常见的异常问题,通过分析MIPS架构的软硬件平台工作原理,介绍了一种嵌入式多核系统的调试方法,实现对简单程序的跟踪分析,方便了多核系统的调试．     

激光雷达集成电路存储单元上电复位状态机设计

为了提高激光雷达集成电路存储单元上电复位的稳定性,提出基于集成DSP的激光雷达集成电路存储单元上电复位状态机设计方法。构建激光雷达集成电路存储单元复位状态机的总体结构模型,采用内核电源电路进行单极点高通滤波控制,通过由DSP集成信息模块等组成的上电复位机控制的方法,进行激光雷达集成电路存储单元的程序加载和基线恢复控制,通过基线恢复器实现激光雷达集成电路存储单元的掉电复位和连通性测试,实现激光雷达集成电路的逻辑时序控制和上电状态机设计,实现激光雷达集成电路存储单元的硬件优化设计。仿真结果表明,设计的激光雷达集成电路存储单元上电复位状态机稳定性较好,集成控制性能较强,提高了激光雷达集成信号采集能力。     

高速行驶车辆位置信息快速检测系统设计

设计了基于地感线圈的高速公路车辆位置信息检测器,采用具有输入捕捉和定时器功能的单片机,捕捉振荡信号频率的变化判断车辆位置。系统通过单片机定时模块获取多个脉冲的持续时间,通过增加脉冲数的方式增加计时时间,提高位置信息检测的精度。为了提高检测方法的鲁棒性,系统在计数持续脉冲总时间的过程中,也在实时测试每个脉冲的时间,去除脉冲时间过短的高频干扰信号。设计了自动复位功能,如若在设定时间内检测不到车辆到来,则通过外部电路使单片机复位,防止系统工作异常。系统经模拟试验测试表明,设计的振荡电路能够产生稳定的振荡信号,当模拟车辆通过时,系统能较快响应车辆位置变化。     

实时在线嵌入式系统复位设计

实时在线嵌入式系统要求业务不间断、并便于在线诊断与维护。目前嵌入式设备的复位大多是通过看门狗全局复位,业务模块与管理模块复位耦合,无法实现在线诊断,可维护性差,不能满足实时在线系统的要求。针对这种情况,在分析实时在线嵌入式设备的电路特点和复位设计要求的基础上,提出了支持多源复位,具备临终遗言、复位原因监测、快速启动等功能,且业务处理与设备管理分离的新型复位方案。测试表明,该方案可保障业务持续或中断时间最短,并具备较好的可靠性和可维护性。     

基于异构多核SoC的LT码编码硬件化技术研究

对异构多核SoC进行建模分析,将LT编码在异构多核SoC上的实现问题转化为LT码编码子任务在异构多核SoC上的映射问题,并给出了基于遗传算法的任务映射方法。最后基于XILINX ZYNQ-7000异构多核SoC实现了LT码编码器。实验结果表明,所设计的LT码编码器能够 满足不同的性能和资源需求,增加了硬件平台的实用性和应用系统设计的灵活性。     

一种新型低压上电复位电路设计

基于0.18 mm工艺设计了一种可集成到低电源电压数字IC或数模混合IC的上电复位电路。该POR(Power On Reset)具有电源上电和掉电检测功能,且对电源上电的速度不敏感,故可通过使用迟滞比较器实现对电源噪声的免疫。corner仿真结果表明,该电路可以实现大于100 ms的延时。相比于传统POR,该电路工作电压低、性能可靠、结构简单。     

Reset与嵌入式系统应用的稳定性

嵌入式系统的应用领域越来越广泛,干扰或者恶劣环境常影响嵌入式系统运行的稳定性和可靠性。Reset是维护系统稳定的一个关键因素,正确地设计复位电路,巧妙地应用复位操作,能使整个系统更可靠、稳定地运行。本文结合实际项目经验分析Reset的相关应用与设计,展示Reset对系统稳定性的重要性。     

嵌入式系统在远程复位控制中的应用

介绍了基于嵌入式系统在远程复位控制器中的研制与实现.系统采用AT89C52单片机作为控制核心,MT8870为音频解码芯片,以PSTN公话网为信号传输控制介质.系统包括语音电路、自动检测和摘机挂机电路,驱动电路等单元,着重描述了该系统的各模块组成、原理及具体的电路实现,该系统通用性较强,在实际应用中收到了很好的效果.     

采用独立复位信号的同步时序电路可测试性设计

针对同步时序电路提出一种结合了插入可观测点的部分复位方法，该方法是基于迭代计算的电路状态信息和冲突分析测度而提出的．根据基于电路状态信息的测度和冲突分析所选择出来的部分复位触发器，可以割断电路中的关键回路，使得电路容易被初始化．同时减少在时序ATPG中的潜在冲突．以前的部分复位方法中，部分复位的触发器不能由独立的复位信号所控制，这也是不能彻底改善可测试性的一个重要原因．当部分复位触发器可以由独立的复位信号所控制时，电路的可测试性会显著提高．该文提出了一种新的可测试性结构来设计部分复位触发器，该方法同时减小了在管脚、延时和面积的开销。     

单片机复位时间的优化设计探讨

MCS-51单片机的复位是靠外部电路实现的。复位时间的确定是设计中一个很关键的参数,在实际运行环境中,复住时间偏长,可能会导致应用系统在该复位的时候没有复住,导致系统出错;反之亦然。由此给出一个简单易行的复位电路。