半实物网络测试系统从时钟频率漂移影响分析

针对精确时钟协议(PTP)用于半实物网络仿真测试时难以实现精确系统同步的问题,研究从时钟频率漂移对PTP仿真系统同步性能的影响。建立了半实物网络环境下PTP系统模型和时钟模型,解析性推导出单向传输链路中Slave_n对主时钟的时延误差估计,得出从时钟模型时延误差表达式具有一致的加权结构,且各误差项都将累积并渗透到传输线路中,影响整个网络的同步精度。基于此,设计多种半实物网络仿真场景进行验证、分析和测试。仿真结果表明:单个从时钟频率漂移对系统同步精度影响甚微,但系统内从时钟均存在漂移或主时钟存在时间抖动的情况下,造成的同步误差是单个从时钟频率漂移时的10倍,会对系统同步精度产生严重的影响,研究成果能为半实物网络测试环境时钟部署策略提供重要参考。     

基于PTP的加权时钟同步算法

时钟同步在计算机网络领域中应用广泛,是实现许多网络功能的重要基础。软件定义网络(SDN)作为一种新兴的网络架构,其中的确定性时延、同步传输、网络虚拟化等研究都依赖于网络协议进行软件时钟同步。研究如何通过软件方式提升时钟同步精度在SDN系统中有着重要的意义。本文对现有的PTP的时钟同步方式进行了介绍与分析,在此基础上提出了一种改进的时钟加权算法,通过利用网络中上一层多个节点的时钟信息来提升多跳同步的时钟精度。在对典型网络的仿真测试中,每个节点时钟同步精度的提升幅度从1倍到2.6倍不等。网络中的链路越多,算法提升效果越明显。     

无线自组织网络时钟同步系统设计研究

根据在时钟同步方面(Wireless Sensor Network,WSN)无线传感器网络和自组织网络具有的相似属性,WSN时钟同步方法可以运用到自组织网络当中。由于影响时钟同步的要素很多,存在抗干扰性弱、同步精度差等问题。根据主从同步的特点,运用脉冲位置测量法,无线传感器与网络时钟之间的关系,构建出一套相对完整的无线自组织网络时钟同步系统,并通过实验成功实现网络时钟数据的同步。     

IEEE1588精密时钟同步关键技术研究

随着网络控制技术的发展,分布式控制系统对时钟同步精度提出了更高要求;以IEEE1588精密时钟同步标准为背景,阐述了高精度时钟同步机制和时钟校正原理,分析了IEEE1588协议的核心算法--最佳主时钟(BMC)算法和本地时钟同步(LCS)算法,同时从技术开发的角度对系统中同步精度的影响因素如时间戳的生成方式,网络的对称性等作了分析,并提出了一些减少干扰,提高系统时钟同步精度的改进方法.     

自组织网络时钟同步研究综述

时钟同步是自组织网络研究的关键技术之一,是多种网络功能实现的基础。对自组织网络时钟同步方法进行综述,依据同步原理对现有自组织网络时钟同步方法进行分类,并从可扩展性、网络开销、同步精度等方面对不同类别中具有代表性的时钟同步方法进行比较和分析。同时,根据无线传感器网络(Wireless Sensor Network,WSN)和自组织网络在时钟同步方面的相似性,列举出一些自组织网络可借鉴的WSN时钟同步方法。最后根据自组织网络时钟同步技术面临的新问题以及现有方法中的不足,展望自组织网络时钟同步技术的进一步研究方向。     

无线分布式网络MBBS时钟同步

针对无线分布式网络时钟同步中误差及信息的数目随层数增长过快的问题,提出基于管理和边界时钟广播的时钟同步算法(MBBS),详细介绍了MBBS的思想来源以及实现步骤.MBBS算法与PBS(pairwise broadcast svnchronization)算法相比,虽然在每轮同步中增加一条同步信息,但是同步的从时钟数目增加了一层.实验结果表明,在多层网络拓下,MBBS减少了全局时钟同步所需的信息数目,提高了网络时钟同步的精度.     

工业物联网中的精确时钟同步: 网络化控制理论观点

本文针对物联网中时变的时钟参数, 运用网络化控制理论观点, 通过对时钟状态建模的本质分析, 区别于"相对时钟建模", 提出了全分布规模化时钟状态追踪卡尔曼滤波(Kalman filtering). 考虑量测的丢失, 则扩展为追踪时钟参数的修正Kalman filtering算法. 我们提出了以BMU (Basic measurement unit)构建新的MMSE (Minimum mean square error)等价变换下的能观测性状态解耦量测模型, 新的量测模型能够实现MMSE量测规模化扩展, 且理论上分析了时钟同步的条件和计算了统计时钟同步误差的相应上界, 并且在时钟同步精度与潜在的通信网络质量间作出了量化均衡.     

网络主机时钟相对漂移模型研究

时钟同步是网络测量、管理的要求,由于时钟漂移现象的存在,难以实现精确的时钟同步。论文采用相对时钟代替绝对时钟,分析主机时钟相对漂移,建立了主机时钟相对漂移的线性模型,并由此推导出单向延迟修正模型。通过局域网范围内的主机时钟相对漂移和东南大学和瑞士之间的国际信道两端主机时钟漂移建立模型发现,相对漂移线性模型能很好地反映时钟漂移现象,并能够对两主机间的单向延迟进行修正。以相对时钟代替绝对时钟大大提高了时钟测量精度,减少了时钟同步的次数,降低了网络带宽的负担和主机资源的利用。     

基于EPA协议的精确时钟同步方法

工业以太网中通讯链路的不对称性,使得IEEE1588协议中的从时钟偏差计算方法并不适用.本文在EPA(Ether-net for Plant Automation)协议中CSME(Communication Scheduling Management Entity)算法调度的基础上分析了IEEE1588时间同步协议,提出了一种从时钟同步于主时钟的加权修正算法,同时应用晶振频率补偿算法,使得满足了基于EPA协议的工业以太网系统中同步数据采集和控制的实时性要求.采用硬件描述语言(Verilog HDL)和现场可编程逻辑门阵列(FPGA)实现了这种硬件时钟同步方法.该方法解决了传统的基于片上系统(SOC)时钟同步方案中时间戳不稳定、同步精度低等问题.使用Xilinx Spartan3 XC3S1500的FPGA验证了主从时钟的一致性,160ns的标准偏差和50ns的时间偏差平均值的测试结果证明了本文中算法较之协议中原算法的优越性.该方法也为集成现有网卡芯片的系统提供了一种高性价比和高精度的时钟同步解决方案.     

分布式试验系统管理中的时钟同步技术研究

在对时钟同步技术进行系统研究的基础上,着重讨论和分析了网络时间协议(NTP)。应用基于NTP协议的时钟同步方法和主从服务器时钟同步策略,实现了分布式试验系统的时钟同步,保证了各种试验数据之间的时间相关性。     

同步数字系统时钟分布及偏斜补偿技术研究

本文从时钟系统的两个主要参数——时钟偏斜和抖动对系统性能的影响入手,对现有的高性能VLSI同步数字系统中的时钟分布网络和偏斜补偿技术进行了研究和分类,并从体系结构、偏斜补偿的精度、抖动、功耗以及实现的难易度等方面对各种补偿技术进行了比较和分析。     

高性能众核处理器芯片时钟网络设计

随着芯片工艺演进与设计规模增加,高性能众核处理器芯片时钟网络设计面临时序和功耗的全方位挑战。为降低芯片时钟网络功耗并缓解时钟网络分布受片上偏差影响导致的时钟偏斜,在H-Tree+MESH混合时钟网络结构的基础上,结合新一代众核处理器芯片面积大及核心时钟网络分布广的特点,基于标准多源时钟树设计策略构建多源时钟树综合（MRCTS）结构,通过全局H-Tree时钟树保证芯片不同区域间时钟偏斜的稳定可控,利用局部时钟树综合进行关键路径的时序优化以实现时序收敛。实验结果表明,MRCTS能在保证时钟延时、时钟偏斜等性能参数可控的基础上,有效降低时钟网络的负载和功耗,大幅压缩综合子模块的布线资源,加速关键路径的时序收敛,并且在相同电源电压和时钟频率的实测条件下,可获得约22.15%的时钟网络功耗优化。     

一种有效的多时钟网络时钟树综合方案

时钟树综合在芯片设计后端物理设计过程中,对于保证数字集成电路的时序是非常重要的。针对设计中存在的分频时钟,在时钟树综合时,将源时钟和分频时钟放在同一个时钟树中,把分频时钟的时钟网络作为源时钟的子树,很好地解决了分频时钟和源时钟之间的时钟偏移,满足了同步时序要求。该方法用于实际设计项目中,取得了非常好的效果。     

民航西南地区传输网时钟同步系统设计与探讨

时钟同步网作为当前异地时钟同步实现的主要方式,在当前民航西南地区有着广阔的应用前景。介绍了民航西南地区传输网的技术现状及时钟同步面临的问题,阐述了利用现有的传输设备来实现构建西南地区传输同步时钟网的设计。     

高速四相时钟电路设计

基于IHP 130 nm SiGe BiCMOS工艺,设计了一个由基于RC网络相移特性的polyphase移相器和差分时钟缓冲器组成的2 GHz四相时钟电路.因单阶polyphase带宽不足而设计了三阶polyphase级联提高带宽.采用HBT(heterojuntion bipolar transistor)差分时钟缓冲取代MOS(metal oxide semiconductor)单端时钟缓冲,实现更高时钟频率的同时,差分结构也能有效抑制流入采样电容的时钟信号馈通.各模块版图设计均采用高度对称结构来消除相位误差.仿真结果表明,差分输入2 GHz正弦波时,可输出4路相位相差90°方波时钟信号,时钟上升时间约15 ps,4路时钟相位误差小于2.2°,应用到4通道采样保持电路后可成功采样和保持8 GHz正弦输入信号.     

基于多中继散射组网的时钟恢复方案

由于目前存在的准同步时钟恢复方案不能够满足多中继散射通信的抖动指标,所以提出一种在多中继的散射信道中的低抖动时钟恢复方案。该方案由一个数字锁相环和一个模拟锁相环共同实现,即双环提取方案。数字锁相环主要是利用定时误差恢复出一个存在抖动的时钟,再由模拟锁相环对恢复出的抖动时钟进一步提纯。传统时钟恢复方案的误差为输入码率下的一比特时长,该新型方案将提高误差精度,从而大大降低在多中继传输中的时钟抖动,这将是散射通信组网的关键技术。     

高速网络测量系统时钟同步的研究与分析

在监测网络流量行为中，时钟同步是提供准确的网络测度测量值的前提保证．单向延迟等网络性能测度至少需要毫秒级的同步精度。然而，在高速、大规模、分布式的网络环境下，高速的网络流量影响了系统的时钟响应信号，使得原本是线性模型的相对时钟偏移模型受到影响，这一影响使得即便使用NTP或者GPS，都无法很好地解决时钟同步问题．本文以一个分布式的抽样测量监刚乐境PERME和CERNET地区网主干为依托，详细分析和讨论了高速IP网络中的时钟偏移问题．通过大量真实的实验数据时高速网络中的时钟同步问题进行了研究和分析．同时，对如何解决实验中出现的模型的非线性问题指出了自己的见解．     

高性能VLSI设计中时钟分布网络的问题与解决方法

本文介绍了深亚微米工艺下高性能VLSI芯片中时钟分布网络设计所面临的问题,总结了时钟分布网络设计的一般方法,最后指出了时钟分布网络设计研究的发展方向。     

混合时钟同步技术在船舶电力系统同步相量测量中的应用研究

针对船舶电力系统相对于陆地广域电力系统的不同特性,分析传统时钟同步方法对于船舶同步向量测量单元(SPMU)的局限性,采用一种基于IEEE1588协议的卫星时钟同步与局域网时钟同步相结合的混合时钟同步技术实现SPMU的时钟同步,通过实验对同步偏差性能进行测试,结果表明时钟同步偏差维持在±500ns以内,可以满足电力系统对电力参数测量的同步精度要求。