(5,3)整数小波正变换的FPGA实现研究

小波变换的应用越来越广泛,但其需要大量的计算,因此小波变换的硬件实现则成为小波实时应用研究的一个基础而关键的问题.本文阐述了一种（5,3）整数小波正变换的FPGA实现设计,包括（5,3）整数小波变换算法,该算法正变换的FPGA实现结构,以及有关VHDL程序的时序仿真和逻辑综合结果.本设计通过数据的移位运算简单而快速地实现了数据的乘除运算及取整操作,通过各种数据寄存或锁存实现了处理数据的缓冲和小渡变换的并行和流水线处理,通过设计多级的控制状态机实现了小波变换的复杂时序控制.实验结果表明,整个系统处理快捷,节省内存,能对任意尺寸图像进行小波变换,同时可实现了小波的多级变换.本设计可移植于各种用FPGA实现的小波变换图像处理硬件系统中,也可与其它IP核构成SOPC系统.     

一种精简的二维DWT结构设计

设计了一种低功耗的二维离散小波变换(DWT)结构，用于无线传感器网络中的图像压缩。该结构实现了精简复杂性的(5,3)整数离散小波变换，采用流水线和延迟线技术，在获得高运算吞吐率的同时，使数据尽可能被处理单元高效利用，以减少对片内存储器和片外存储器的访问次数。多级二维DWT采用展开方法实现，这种方法可尽早开始下一级变换，不需要大的片内存储器和片内存取操作。模拟试验和FPGA实现验证了系统在满足需要性能的前提下具有低复杂性、低功耗、片内存储器小等优点。     

整数(5,3)小波变换结合SPIHT的无损图像压缩

讨论了整数(5,3)小波变换的构造方法,在此基础上提出了一种整数(5,3)小波与SPIH T以及自适应编码相结合的无损图像压缩编码方法,该方法运算速度快,硬件实现简单,实验结果表明,与其他的无损压缩方法相比,压缩比均有提高,是一种有效的无损图像压缩方法。     

二维提升小波变换的FPGA结构设计

根据提升小波的框架结构，提出了一种基于JEPG2000的二维多级提升小波变换核的FPGA设计。 采用分时复用和流水结构，充分利用FPGA片内存储资源，实现了行列变换的并行执行。在保证精度的前提下采用优化的移位加操作代替浮点乘运算，加快了运算速率，减小了电路规模。同时通过乒乓操作完成FPGA和片外SDRAM间数据的无缝缓冲处理，保证了多级变换的高效实时并行，从而达到各级小波系数的快速并行输出。系统经验证完全满足图像实时处理的要求，为后续实时压缩编码和传输提供了有利条件。     

基于小波变换的亚采样FPGA实现

亚采样——内插是图像信号处理中的重要方法。在图像压缩领域,它既可作为一种独立的压缩编码方法,又可与其它编码方式配合,组成混合的编码方案,实现更高的压缩比。结合小波变换编码的基本思想,可以实现小波变换亚采样。根据Daubechies等人提出的整形小波变换方法,用FPGA设计并实现了整型(5,3)小波变换。硬件实现结果与软件实现结果一致。     

航天器图像压缩小波变换的FPGA设计

为了实现基于FPGA的CCSDS图像压缩算法,在提升小波变换结构的基础上,提出了一种改进的基于行的并行3级2-D整数9/7小波变换实现结构.结构充分利用流水线设计技术,对于每一级2-D DWT,结构包含2个行处理器同时处理2行数据,借助10个行缓存存储变换的中间数据,实现了行、列变换的并行运算.同时对于3级小波变换,也采用了流水线结构,减少了存储器的使用量和对其访问造成的时间延迟,提高了变换速度.本结构完成分辨率为N×N灰度图像的3级小波分解所用的时钟周期约为O(N2/ 2).采用Altera的Stratix II FPGA实验,结果表明,本整数小波变换结构具有较高的吞吐率和变换速度,可以工作在86.5MHz的频率下,实现1024×1024灰度图像100fps的图像实时变换.     

基于DSP和USB的高速数据采集与处理系统设计

介绍了一种基于DSP与USB的高速数据采集与处理系统,包括整个系统的硬件设计与软件设计。DSP控制整个系统完成CCD信号采集并进行小波变换去噪处理,FPGA协同DSP实现整个系统的地址译码和逻辑控制。主机应用程序通过USB完成与DSP的数据通信,实现整个采集的控制和数据显示。这种高速的数据采集与处理系统,可广泛地应用于各种智能仪表、自动化控制设备中,有着非常好的市场应用前景。     

基子DSP和USB的高速数据采集与处理系统设计

介绍了一种基于DSP与USB的高速数据采集与处理系统,包括整个系统的硬件设计与软件设计.DSP控制整个系统完成CCD信号采集并进行小波变换去噪处理,FPGA协同DSP实现整个系统的地址译码和逻辑控制.主机应用程序通过USB完成与DSP的数据通信,实现整个采集的控制和数据显示.这种高速的数据采集与处理系统,可广泛地应用于各种智能仪表、自动化控制设备中,有着非常好的市场应用前景.     

基于IB-IWT实时图像压缩的FPGA设计与实现

针对内插双正交整数小波变换（IB-IWT）的实时图像压缩特点,提出了一种FPGA设计方案．首先通过分析IB-IWT算法的特点,给出了适合硬件实现的实时图像压缩方案．然后选取高端FPGA作为硬件处理平台,对图像压缩的小波变换、小波系数编码及其小波变换的边界处理和有限字长效应等关键技术进行了研究,提出了适合于FPGA的53小波变换的快速实现方法及其小波系数的编码方法．最后,利用FPGA对图像进行了压缩．该设计方案整合标志位图思想和并行SPIHT算法结构的优势,充分利用了FPGA内部的丰富资源．实验结果表明,该方案以其低计算复杂度、低内存需求量和高实时处理速度等特点成为实时压缩算法硬件实现的优选方案．     

基于多级片上总线的并行图像处理系统设计*

采用基于平台级FPGA的SOC设计方法, 设计了一种基于多级PLB总线的可扩展并行图像处理系统。系统采用总线桥并行扩展处理单元来增加系统处理性能和扩展存储访问带宽;通过数据分发模块实现图像数据输入与处理流水线操作。时序功能仿真与硬件实现表明,该设计能灵活高效地实现系统结构的并行扩展,显著提高了系统并行处理性能。