一种用于IPSec协议的AES算法可重配置硬件实现

由于网络带宽的提高和IPSec协议的引入,有必要用硬件方式实现分组加密等计算密集型的任务以改善关键网络设备的安全处理性能和实时性.采用可重配置硬件,设计了一个用于IPSec协议的AES核;在对AES算法分析的基础上,对关键单元的硬件设计进行了优化.仿真和实验测试结果表明,本文设计的AES核在CBC工作模式下可以稳定地工作于52.6MHz,数据吞吐量达610Mbps.     

基于FPGA的IPSec协议安全算法硬件单元设计

IPSec协议中的加解密、消息认证等安全算法的硬化实现可以显著改善关键网络设备的安全处理性能。本文采用现场可编程门阵列（FPGA）设计了一个包括AES、HMAC-SHA-1等安全算法及其替换算法的IPSec协议安全算法硬件单元。仿真结果表明，本文设计的安全算法硬件单元能显著地提高IPSec协议的处理速度。     

IPSec加密芯片中AES加密核的设计与FPGA实现

为了提高IPSec加密芯片中AES加密核的数据处理速度,提出一种AES算法的FPGA改进结构.在对AES算法分析的基础上,优化了列混合运算模块,降低系统硬件资源消耗;提出两级内部流水结构,进一步缩短关键路径,提高系统运行时钟频率.仿真和实测结果表明:优化后AES核可以稳定工作于100 MHz,吞吐量提高为原来的1.5倍...     

AES算法介绍及其流水线设计研究

Rijndael算法是美国21世纪先进加密标准(AES)。该文首先简要介绍AES算法的加解密流程,同时针对流水线设计在硬件实现中的高效特点,在对AES算法基本结构和循环展开结构进行分析的基础上,对AES算法的加解密部分进行了内、外部流水线的设计,并对几种设计结构的性能进行了一定的比较和思考。     

基于汉明码校验的AES数据加密记录器设计

以FPGA为硬件设计平台,实现AES数据加密记录器,重点讲述了AES算法的FPGA实现。利用MATLAB软件完成算法的密钥扩展及S盒设计,使其在硬件中的设计简化为查表操作;整体算法的设计采用流水线技术,提高了加密速度。同时,设计了汉明校验码解决由于NAND Flash位翻转经加密后带来的误码扩散的问题,将最后的纠错工作设计在计算机上完成,降低对硬件读数的影响,同时提高了系统的可靠性,该设计具有一定实用价值。     

基于IBE的IPSec协议扩展

在分析IPSec协议的基础上,提出了将IPSec协议与IBE技术相结合的方法,即基于IBE的IPSec协议扩展。同时给出了IPSec协议扩展体系结构,以及基于IBE加密算法和基于IBE的密钥交换算法。     

AES加密机制在IPSec协议中的应用研究

研究了在IPSec封装安全载荷（ESP）中应用AES加密机制。AES是一个对称分组密码算法，有多个操作模式可供选择。针对建立基于AES加密机制的IPSecVPN情况，着重探讨了使用CBC和CTR两种操作模式时值得注意的一些问题。同时分析了AES算法的性能。     

资源共享的并行AES加密/解密算法及其实现

随着密码分析技术的提高,原有的数据加密标准(DES)已经不能满足应用的要求.高级加密标准(AES)成为新一代的数据加密标准,取代了使用20多年的DES.目前的AES算法实现中普遍存在资源消耗大或者吞吐率低以及加密和解密分别实现的不足.为在资源消耗和吞吐率之问取得折衷,以资源共享和并行的方式同时实现AES加密和解密算法,分析AES算法中各个变换以及128位密钥扩展的性质和特点,选择复合域优化字节置换变换.推导结构简化列字节混合变换,提出128位加密/等效解密密钥扩展方案,同时实现了资源共享的并行AES加密和解密算法.通过在FTGA上的验证和与相关文献的比较,表明该方案以较少的资源获得了较高的吞吐率.     

可重构平台下AES算法的流水线性能优化

AES—Rijndael算法是美国取代DES的新一代分组加密算法标准,也是事实上的国际标准。本文在可重构平台上针对128位密钥长度AES算法的流水线性能优化技术进行了研究,通过对基本运算优化、循环展开、轮内流水线、轮间流水线、混合多级流水线结构优化等方法的讨论和实现,对比不同优化方法的优缺点及适用环境。实验表明,不同结构的设计,其加密性能存在很大差异。其中,混合多级流水线结构的加密性能达到27．1Gb／s的速率,为目前国内外相关研究的较好结果。     

AES算法原理及其实现

在研究分析了AES加密原理的基础上着重说明了AES算法实现的具体步骤，并用C语言完整地实现了AES算法，并利用密文分组链接（CBC）方式将其用于对文件的加密／解密（密钥长度可选）。AES结合其它技术还可实现更为广泛的安全协议。     

密码学技术在网络层的应用研究

本文首先介绍了IPSec协议和要用到的一些密码学算法,然后详细讨论了IPSec中认证和加密的实现、算法的选择以及密钥的管理等问题,最后提出了用带密钥压缩的方法来解决由此带来的数据包增大的问题。     

一种基于strongSwan的IPSec VPN网关的实现

IPSec VPN是一种使用IPSec协议来实现的虚拟专用网技术。针对国密算法在网络安全产品上的应用相对较少这一问题,设计一种基于开源IPSec项目strong Swan的VPN网关。该网关使用SSX0912加密芯片中的国密算法接口替换了strong Swan的国际密码算法接口,完成了strong Swan对国密标准的支持。将修改后的strong Swan移植到AM335x为核心的开发板中,在嵌入式硬件环境中实现了IPSec VPN的网关。通过搭建开发环境测试,该网关运行稳定,延时小,使用硬件加密模块,安全性更高,相比于简单的Linux系统实现,应用范围也更加广泛。     

基于IPv6扩展报头的安全通信策略

为了实现网络的安全通信,IPv6协议使用IPSec保护端到端数据传输的安全.但由于IPSec协议体系规模过于庞大,协议认证和加密方式复杂,对网络传输性能造成不可忽视的影响.利用IPv6报头的可扩展、高灵活性的协议机制,提出一种可保证主机间数据传输安全的多重密码加密算法(MEA),算法简单实用.计算量小.     

面向密码流处理器的AES算法软件流水实现方法

针对轮函数在分组密码实现过程中耗时过长的问题,提出了面向可重构密码流处理器（RCSP）的高级加密标准（AES）算法软件流水实现方法。该方法将轮函数操作划分为若干流水段,不同流水段对应不同的并行密码资源,通过并行执行多个轮函数的不同流水段,从而开发指令级并行性提高轮函数执行速度,进而提升分组密码的执行性能。在RCSP的单簇、双簇和四簇运算资源下分析了AES算法的流水线划分过程和软件流水映射方法,实验结果表明,该软件流水实现方法使得单分组或多分组不同数据分块的操作并行执行,不仅能够提升单分组串行执行性能,还能够通过开发分组间的并行性来提高多分组并行执行性能。     

用于分组加密和认证的VLIW DSP

设计一款6发射超长指令字(VLIW)数字信号处理器(DSP),用于实现分组加密和认证.DSP中设计了面向常用算法:数据加密标准DES、高级加密标准AES和国际数据加密算法IDEA的专用指令,可以显著提高DSP的吞吐率.在设计完成的硬件上,使用汇编语言实现了DES、AES、IDEA、安全哈希算法SHA 1和消息算法MD5,吞吐率均达到480Mbps以上.DSP在TSMC 65nm工艺下,工作频率达到310MHz,面积19.7万门.     

基于GPU实现的AES加密

高级加密标准(Advanced Encryption Standard,AES),在密码学中又称Rijndael加密法,是美国联邦政府采用的一种区块加密标准。该算法已经被多方分析论证并广为全世界所使用。传统的AES加密运算是在CPU上实现的,现在为了提高加密速度以处理大规模的加密运算,文中提出了一种在图像处理器(Graphics Processing Unit)上实现AES加密算法的方法。该方法的实现有两种,一种是基于传统OpenGL的AES实现,另一种是基于最新技术CUDA的AES实现。文中阐述的是前者。经过测试,该方法比传统CPU的实现提高了15到40倍左右的速度。     

AES和RSA相结合的数据加密方案

随着加密技术的提高,新的数据加密标准AES取代了过时的DES。文章首先阐述了AES/RSA加密算法,并分别给出了利用AES/RSA实现客户端/服务器端网络数据传输的加密流程。最后在比较AES算法和RSA算法基础上,将AES与RSA相结合提出一种新的数据加密方案。     

基于网络处理器IXP2350的IPSec协议实现设计

本文首先简单介绍了Intel IXP2350网络处理器的性能特点,以及采用此处理器作为IPSec协议的实现设计的原因;然后阐述了如何根据IXP2350硬件结构NPE1单元支持的加密/认证算法来实现IPSec协议,介绍了软件模块如何划分,并且详细说明了需要微码开发的软件处理流程,最终的实现说明了用此种分布式处理器实现IPSec比传统的集中式处理方式明显要优越。     

Linux环境下的VPN异步加密模式的实现

论述了在Linux平台上,基于IPSec技术和NP技术,对虚拟专用网络系统的实现.本文主要讨论了在虚拟专用网络系统中协议分析模块、异步加密模式和SADB的实现.     

基于CUDA的并行AES算法的实现和加速效率探索

网络应用服务(尤其是电子银行和电子商务)需要数据加密提供安全通信.很多应用服务器面临着执行大量计算稠密的加密挑战.CUDA(统一计算架构)是在GPU进行并行和通用计算的平台,能够利用现有显卡资源,以低成本的方式提升加密性能.在Nvidia GeForce G210显卡上实现CUDA的AES(高级加密标准)并行算法并且在AMD Athlon 7850上实现串行AES算法.实现的AES并行算法避免了同一线程块的线程同步和通信,提升了GPU的加速性能,加速比要比Manavski的AES-128并行算法提升2.66～3.34倍.在大数据量(至32MB)加密环境下探索AES并行算法的性能模型,并首次从加速效率角度分析加速性能.该并行AES算法在16核的GPU上能最高达到15.83倍的加速比和99.898％的加速效率.