一种结合DFT和FFT的实用傅里叶变换算法

以2为基(即N=2^m)的FFT算法在N不等于2的幂2^m时,需要用补0的方法将x(n)延长为2^m,这种补0的方法对于某些对图像直接在频域进行的处理会产生影响。本文给出当图像大小N为偶数但不为2的幂时的不需补0的结合DFT和FFT的实用傅里叶变换算法。实验结果表明对于常用的图像存储格式,该算法速度接近FFT,并且不会对图像频谱进行的直接处理带来负面影响,在图像处理方面和快速傅里叶变换相比具有一定的优势。     

频域抽取多维向量基快速傅里叶变换

给出了频域抽取(DIF)多维向量基快速傅里叶变换(FFT)算法。对多维频域信号的每一维,采用向量基2频域抽取法,导出了快速算法蝶形运算的一般形式。该FFT算法适合于维数为任意整数的情况,当维数为1时,算法退化为著名的频域抽取向量基2 FFT算法。为了便于编程实现,以频域抽取3维向量基FFT算法为例,给出了快速算法实现流程,该流程易于向任意整数维推广。计算量比较结果显示,频域抽取多维向量基FFT算法比多维分离式FFT算法计算量低。     

基于Intel SIMD指令的二维FFT优化算法

在基于频域的大数据量图像处理算法中,最为耗时的步骤就是对图像数据进行二维FFT变换的过程。论文针对这一问题,提出一种基于Intel SIMD指令的二维FFT优化算法。通过将数据按照便于SIMD指令计算的方式进行组织,利用SSE3指令加速复数乘法,在二维处理中针对处理器缓存进行优化等方法,实现了很高的性能。实验结果表明:描述的算法比目前使用最广泛的公共域FFT程序包FFTW快30%左右。达到了对大数据量图像进行快速处理的要求,具有较大的工程实用价值。     

FT、ZT、DFS、DFT和FFT变换的特点及相互关系

针对信号处理中常用的傅里叶变换FT、Z变换、离散傅里叶级数DFS、离散傅里叶变换DFT和快速傅里叶变换FFT等几种重要的变换,从它们的定义、时频域表达式、物理意义和图形等方面进行分析,归纳总结出这几种变换的特点及它们之间的关系。     

基于FPGA的二维FFT图像边缘增强设计

在处理图像类信息时,图像细节往往能传达更多信息,是人们较为关注部分。针 对在光照不理想的条件下,传感器采集到的图像对比度低、细节难以分辨的问题,提出一种基 于现场可编程门阵列(FPGA)的二维快速傅立叶变换的图像边缘提取及增强方法。通过模块化设 计,完成 4 路并行 512×512 点快速傳里叶变换(FFT)运算处理器设计,并通过 FFT 模块复用减 少 FPGA 内资源消耗,同时实现图像频谱的高通滤波算法及傅立叶逆变换算法。经过仿真与实 验,确定该方法有效可靠,实时性强,可以满足工业上图像处理的需求。     

利用对称性加速实序列FFT的方法及其FPGA实现*

针对工程实践中傅里叶变换的输入序列一般为实序列的情况,充分利用FFT（快速傅里叶变换）奇偶虚实的对称性质,提出了一种实序列FFT的加速算法。将2N点的实序列DFT转换为N点的复序列DFT,并行计算使运算量明显减少;并给出了基于FPGA的硬件实现方法。     

基于LabWindows/CVI的振动测试数据分析处理系统设计

电子设备在现代武器装备中起着至关重要的作用,其可靠性对武器装备发挥其作战能力有很大的影响.基于LabWindows/CVI软件开发平台,设计了振动测试数据分析处理系统.通过滤波、快速傅里叶变换(FFT,fast Fourier transform)等数据处理功能,对振动测试数据信号进行时域和频域分析,并且计算出电子设备振动响应传递函数,从而分析评估电子设备在装备工作过程中的振动冲击响应传递特性及影响效应,为电子设备的优化布局及装备的试验定型提供科学的试验数据参考.调试试验表明,该数据分析处理系统基本上实现了设计目的,满足了预期的设计要求及功能需求.     

基于红黑小波的图像显著性检测

频域分析方法是图像显著性检测的经典方法之一,算法简单且计算速度快.然而传统的傅里叶频域分析方法计算出的显著性图精细度较低,难以获得满意的显著性区域分割结果.针对此问题,文中提出基于红黑小波变换的图像显著性检测方法.首先根据图像的尺寸确定红黑小波的分解层数;然后将原始图像和经过高斯平滑处理的图像分别进行红黑小波分解,求得二者分解结果的差值,并对该值进行红黑小波反变换获得显著性图.实验结果表明,与传统的傅里叶频域分析方法相比,该方法可获得更好的显著性检测效果.     

基于CUDA架构的FFT并行计算研究

FFT（快速傅里叶变换）是基于提高DFT（离散傅里叶变换）计算的高效算法,它在众多科学和工程领域都得到了广泛的应用。自FFT算法出现以后,从早期的以降低复杂度到近年以来的大规模并行FFT计算,各种优化算法得到广泛的研究。在并行运算领域中,随着可编程的、并行化GPU的不断推广,特别是通用并行统一计算架构CUDA的出现,极大增强了GPU的计算能力,在编程和优化等方面都有显著地提升。鉴于此,本文在分析FFT算法实现的基础上,研究了一种适合GPU运算的FFT并行计算方法,并通过CUDA架构实现了FFT算法在GPU上的运算。该方法的引入在理论不计算数据传输的情况下,使一维FFT运算时间的复杂度由O（N logN2）可以降到O（N/rlogN2）。通过验证,本文提出的CUDA的并行FFT方法得到较好的加速效果,在精度计算上也符合实际的要求,从而证明了该方法的正确性和有效性。     

高性能FFT设计与实现

快速傅里叶变换（FFT）在数字信号处理领域得到广泛应用，采用ASIC实现FFT变换可以实现系统高性能、低功耗、小型化。提出了FFT处理器芯片电路设计与实现方法。该芯片采用基4算法、流水线结构及16路并行运算等方法提高了处理速度，在系统时钟为80MHz的情况下，完成4096点复数FFT运算只需25μs。     

实序列并行IFFT在Blackfin DSP上的实现

针对DSP上常用的实序列IFFT算法运算速度慢的缺陷,采用两行实序列合并为一行复序列进行IFFT运算的方法编制了在Blackfin系列DSP上进行实序列基-2 IFFT运算的程序。实验表明,结合DSP指令的并行性及硬件并行结构的软件设计提高了运算速度,完成两行512点实序列的IFFT运算只需要11864个时钟周期,为原来方法所需时间的一半。该方法应用于基于BF561的并行频域OCT图像处理系统中,满足系统实时处理的要求。     

基于TS201系列DSP的PGA算法实现

相位梯度自聚焦(PGA)算法被广泛用于机载合成孔径雷达(SAR)成像中.由于其过程复杂,数据处理量大,为满足机载SAR实时处理的要求,选用具有强大处理能力的TS201 DSP.为了充分发挥TS201的性能,利用PGA原理和TS201处理器的特点,对算法流程进行优化,并且对最耗时的FFT采用了汇编语言实现,使得运算量和处...     

Efficient Implementation of Image Warping on a Multimedia Processor

The spatial transformation of images, commonly known as image warping, is fundamental to many applications, e.g. remote sensing, medical imaging, computer vision, and computer graphics. Computational demands in image warping are high, requiring a geometric transformation, address and coefficient generation, and some form of interpolation. However, unlike most image processing algorithms, the data flow for image warping can be highly irregular, which makes any efficient implementation challenging.This paper describes an efficient algorithm which addresses these challenges by making use of the capabilities of a single-chip multiprocessing microprocessor, the Texas Instruments TMS320C80 MVP (multimedia video processor). the MVP's advanced digital signal processors (ADSPs) offer tremendous computational power through instruction-level parallelism and several key features designed for image processing. The MVP's intelligent input/output interface via the transfer controller (TC) permits efficient irregular memory accesses.Affine and perspective warps have been implemented for 8-bit, 16-bit and and RGB color data using bilinear interpolation.The affine warp can generate 512 × 512 warped output images faster than real-time video rates require. For 8-bit images, the performance is 14.1 ms. Although the amount of computation necessary is the same for 16-bit images, the execution time increases to 15.2 ms since twice as many bytes need to be transferred. For RGB color images, it takes 28.0 ms. The perspective warp requires 46.3 ms for 8-bit and 16-bit images, and 60.4 ms for RGB color images. This unprecedented performance for software-based image warping exceeds many hardware approaches reported in the literature.     

Implementation and Complexity of the Watershed-from-Markers Algorithm Computed as a Minimal Cost Forest

The watershed algorithm belongs to classical algorithms in mathematical morphology. Lotufo et al. ¹ published a principle of the watershed computation by means of an iterative forest transform (IFT), which computes a shortest path forest from given markers. The algorithm itself was described for a 2D case (image) without a detailed discussion of its computation and memory demands for real datasets.
As IFT cleverly solves the problem of plateaus and as it gives precise results when thin objects have to be segmented, it is obvious to use this algorithm for 3D datasets taking in mind the minimizing of a higher memory consumption for the 3D case without loosing low asymptotical time complexity of O ( m + C )(and also the real computation speed). The main goal of this paper is an implementation of the IFT algorithm with a priority queue with buckets and careful tuning of this implementation to reach as minimal memory consumption as possible.
The paper presents five possible modifications and methods of implementation of the IFT algorithm. All presented implementations keep the time complexity of the standard priority queue with buckets but the best one minimizes the costly memory allocation and needs only 19–45% of memory for typical 3D medical imaging datasets.
Memory saving was reached by an IFT algorithm simplification, which stores more elements in temporary structures but these elements are simpler and thus need less memory.The best presented modification allows segmentation of large 3D medical datasets (up to 512 × 512 × 680 voxels) with 12- or 16-bits per voxel on currently available PC based workstations.     

着陆雷达自适应滤波器设计及DSP实现

针对某型着陆雷达的工作环境和其杂波特点,为了实现对杂波的抑制,目标的显现,设计了一种自适应信号处理算法,该算法采用滤波器组分段处理不同区域信号,并设置了不同类型的杂波进行了MATLAB仿真,验证了算法的有效性,最后用先进DSP芯片TS201对该算法进行了实测验证;实验证明采用这种算法运算量小,实时性高,滤波效果好,具有很高的实用价值。     

一种实现超大规模地形的拼接技术研究

本文提出了一种适合于超大规模地形的渲染的实时拼接技术。其核心思想是基于地形动态载入技术,对地形可见部分实时载入、拼接和渲染。该方法解决了地形边界匹配的问题,使得缝合的地形不产生裂缝,实现自然还原。在PIV 2.2G、ATI 9550显卡、512MB RAM的硬件平台上,本技术可实现大约144平方公里的地形实时渲染。实现表明,该方法能够提高渲染速度,降低内存开销,适合于超大规模地形的实时可视化。此项设计也是游戏引擎中的一个功能模块。     

Hardware implementation analysis of SHA-256 and SHA-512 algorithms on FPGAs

Hash functions are common and important cryptographic primitives, which are very critical for data integrity assurance and data origin authentication security services. Field programmable gate arrays (FPGAs) being reconfigurable, flexible and physically secure are a natural choice for implementation of hash functions in a broad range of applications with different area-performance requirements. In this paper, we explore alternative architectures for the implementation of hash algorithms of the secure hash standards SHA-256 and SHA-512 on FPGAs and study their area-performance trade-offs. As several 64-bit adders are needed in SHA-512 hash value computation, new architectures proposed in this paper implement modulo-64 addition as modulo-32, modulo-16 and modulo-8 additions with a view to reduce the chip area. Hash function SHA-512 is implemented in different FPGA families of ALTERA to compare their performance metrics such as area, memory, latency, clocking frequency and throughput to guide a designer to select the most suitable FPGA for an application. In addition, a common architecture is designed for implementing SHA-256 and SHA-512 algorithms.     

BPF 重建算法的 CUDA 并行实现

反投影滤波(Backprojection-Filter,BPF)算法凭借其可实现感兴趣区域重建的优点,近年来逐渐被应用到锥束CT中。但是,由于算法的复杂性,实践中存在耗时问题,同时其GPU加速的实现亦存在显存不足等问题。因此,文章提出了一种基于CUDA的BPF并行加速算法。通过设计高效的算法框架,在保留其重建精度的前提下,有效地减少所需显存。此外,总结了正投影算法及BPF算法中采用的加速策略,如利用算法特征加速等,并引入显存池的概念优化算法架构。仿真实验结果表明,在精确重建的前提下,采用新框架重建512×512×512数据只需8.055 s,感兴趣区域重建只需4.566 s,只需1.523 s便可输出第一部分数据,且能把显存占用从2.5 GB减少到100 MB以下,适用于大数据重建。     

粒子测速系统中相位相关法在的优化设计

介绍了相位相关法的匹配原理。针对在粒子测速系统(PIV)应用中由于粒子运动而引起的不匹配以及亚像素快速求解等问题,提出了分层匹配后“伪粒子”的去除方法和相关运算的快速求解算法。使用优化的匹配流程仅需一次2D-FFT便可准确求出两幅粒子图像的亚像素级匹配点。最后,使用合成的粒子图像进行了算法验证和效率分析并给出了仿真结果。经验证,优化后的相位相关匹配具有高效性与可靠性。