一种用于MPEG的IDCT算法

离散余弦变换（ＤＣＴ）及其逆变换（ＩＤＣＴ）广泛应用于图像编码系统中，在本文中，我们提出了一种针对ＭＰＥＧ特点的ＩＤＣＴ的实现算法，根据ＭＰＥＧ中ＤＣＴ系数的分布特性和ＩＤＣＴ算法的对称性质，我们可以采用同一运算结构计算不同的频率分量，从而减小系统的实现复杂度，测试结果表明，当采用该算法时，在运算速度下降约１４％的情况下，ＩＤＣＴ的ＶＬＳＩ实现规模约下降为１／３。     

COMPUTER AIDED INSPECTION PLANNING

ＣＯＭＰＵＴＥＲＡＩＤＥＤＩＮＳＰＥＣＴＩＯＮＰＬＡＮＮＩＮＧＴａｎｇＸｉａｏｑｉｎｇＣＯＭＰＵＴＥＲＡＩＤＥＤＩＮＳＰＥＣＴＩＯＮＰＬＡＮＮＩＮＧ￥ＴａｎｇＸｉａｏｑｉｎｇＡｂｓｔｒａｃｔＣｏｍｐｕｔｅｒａｉｄｅｄｉｎｓｐｅｃｔｉｏｎｐｌａｎｎｉｎ...     

高质量、低复杂度的纯软件实时MPEG音频编、解码器

ＭＰＥＧ音频是高保真立体声音频压缩编、解码的国际标准,该标准采用与心理声学模型相结合的子带编码方案,算法计算量大,难以满足实时应用的场合。文章不仅从理论上分析了编、解码算法的基本原理,而且提出了快速算法,设计并实现了一个纯软件ＭＰＥＧ音频编、解码器。该软件可在不需任何附加硬件的Ｐｅｎｔｉｕｍ１６６ＭＨｚ计算机上对立体声音频信号进行实时编码和解码。     

高清晰度电视视频解码器的研制

介绍高清晰度电视视频解码器。本视频解码器可以对输入码率在６０Ｍｂ／ｓ以下的ＭＰＥＧ－２视频ＰＥＳ包进行实时解码。采用四片商用ＭＰＥＧ－２ＭＰ＠ＭＬ视频解码芯片作为主芯片，并行处理，从而缩短了开发周期，降低了开发费用并且获得较好的性能。详细讨论了该高清晰度电视视频解码器的硬件结构和实现方法。     

数字音频工作站的设计与实现

提出了一种基于通用微机的数字音频工作站的软硬件设计与制作过程，其中作者采用定点ＤＳＰ实现ＭＰＥＧ音频压缩编码插卡。文章介绍ＤＡＷ的硬件设计和软件编程，对ＤＳＰ编程，ＤＡＷ驱动程序，ＤＯＳ／Ｗｉｎｄｏｗｓ下的界面作了较详细的描述     

自已动手架设UBB讨论区

安装ＡＣＴＩＶＥ ＰＥＲＬ ｌ由于 ＵＬＴＩＭＡＴＥ ＢＨＬＬＥＴＩＮＢＯＡＲＤ ＭＭ．Ｍ＊ｕ ＣＧＩ撰写的讨论区程序,因此如果要在ＷＩＮＤＯＷＳ环境下执行,就必须安装ＰＥＲＬ执行程序。所以首先请到这里下载免费的ＡＣＴＩＶＥＰＥＲＬ程序：ＨＴＴＰ：／／ＷＷＷ．ＡＣＴＩＶＥＳＴＡＴＥ．ＣＯＭ／ＤＯＷＮ－ＬＯＡＤ／ＡＣＴＩＶＥＰＥＲＬ／ＷＩＮＤＯＷＳ／５．６／ＡＣＴＩＶＥＰＥＲＬ－５．６．０．６２３－ＭＳＷＩＮ３２－Ｘ８６－ＭＵＬＴＩ—ＴＨＲＥＡＤ．ＭＳＩ。 下载完后,请直接执行ＡＣＴＩＶＥＰＥＲＬ－５．…     

用快速自适应组合网格方法（FAC）求解二阶椭圆型偏微分方程

用快速自适应组合网格方法（ＦＡＣ）求解二阶椭圆型偏微分方程彭志健，林振宝，石济民（香港理工学院应用数学系）ＯＮＴＨＥＣＯＭＰＵＴＡＴＩＯＮＡＬＡＳＰＥＣＴＳＯＦＴＨＥＦＡＳＴＡＤＡＰＴＩＶＥＣＯＭＰＯＳＩＴＥＧＲＩＤＭＥＴＨＯＤＦＯＲＳＯＬＶＩＮＧＳ...     

多处理器MPEG2并行解码系统的设计

ＭＰＥＧ２运动图像及伴音压缩标准是许多视频服务应用的核心算法。基于软件结合多处理器的并行系统实现ＭＰＥＧ２算法解压，不仅灵活适用于多种ＭＰＥＧ２产品的回放功能，避免了硬件芯片解压的局限性，而且随着个人计算机的普及和性能的提高，这种系统适配卡方案可以令个人计算机拥有更多的ＭＰＥＧ２服务功能，对ＭＰＥＧ２系列标准更新算法的研究和测试工作也带来方便。本文分析了ＭＰＥＧ２解码对实现系统的要求，特别是解压处理时各部分运算量和数据传输、处理的要求。根据这些数据本文基于多种ＴＭＳ３２０Ｃ４０并行处理系统板，对ＭＰＥＧ２输入码流的数据分割，并行解码存储控制和通信、解码算法复杂度等问题进行了实验和分析，据此得到相应的设计选择和数据。最后提出了ＭＰＥＧ２并行处理解码系统的设计方案。     

MPEG—2集成电路（MPEG—2IC）

本文介绍了ＭＰＥＧ－２的关键技术－视／音频和系统的解码芯片，说明了各芯片的技术特点及发展。     

适合大众家庭使用的装机计划

Ｃ Ｐ Ｕ： Ｉｎｔｅｌ奔腾Ⅱ４００ Ｓｌｏｔ１／５１２Ｋ散装土板：升技 ＶＡ６ ＶＩＡ６９３Ａ／ＡＴＸ／Ｓｌｏ－１／支持１３３ＭＨｚ外频／支持 ＤＭＡ／６６／带声卡硬盘： ＩＢＭ ＤｅｓｋｓｔａｒＧＸＰ／ＤＰＴＡ３７２０５０ ２０．５Ｇ／ＵＤＭＡ／６６／２Ｍ／７２００ｒｐｍ／ＩＤＥ／全国联保三年内存： ＨＹ现代／１２８Ｍｂ ７ｎｓ／１６８ＰＩＮ ＳＤＡＭ／ＰＣ １００显示卡：ＡＴＩ ＸＰＥＲＴ ２０００Ｒａｇｅ　１２８ＧＬ／３２ＭＢＳＤＲＡＭ／ＡＧＰ２Ｘ声卡：主板载有 ＡＣ’９７ Ａｕｄｉｏｎ Ｃｏｄｅｃ支持１…     

Low power design of DCT and IDCT for low bit rate video codecs

This paper examines low power design techniques for discrete cosine transform (DCT) and inverse discrete cosine transform (IDCT) circuits applicable for low bit rate wireless video systems. The techniques include skipping DCT computation of low energy macroblocks, skipping IDCT computation of blocks with all coefficients equal to zero, using lower precision constant multipliers, gating the clock, and reducing transitions in the data path. The proposed DCT and IDCT circuits reduce power dissipation by, on average, 94% over baseline reference circuits.     

Programmable vision processor/controller for flexibleimplementation of current and future image compression standards

The vision processor (VP) and vision controller (VC), two integrated products dedicated to video compression, are discussed. The chips implement the P×64, JPEG, and MPEG image compression standards. The VP forms the heart of the image compression system. It performs discrete cosine transform (DCT), quantization, and motion estimation, as well as inverse DCT, and inverse quantization. The highly parallel and microcode-based processor performs all of the JPEG, MPEG, and P×64 algorithms. The VC smart microcontroller controls the compression process and provides the interface to the host system. It captures pixels from a video source, performs video preprocessing, supervises pixel compression by the VP, performs Huffman encoding, and passes the compressed data to the host over a buffered interface. It takes compressed data from the host, performs coder decoding, supervises decompression via the VP, performs postprocessing, and generates digital pixel output for a video destination such as a monitor     

一种压缩域中基于镜头的关键帧提取改进算法*

关键帧提取技术是基于内容视频检索的基础。针对压缩视频序列提出一种基于镜头的关键帧提取改进算法。其核心是根据压缩视频序列的编码特点,只需要对其进行部分解码,利用I帧信息的直流分量信息构造DC缩微图,并结合图像帧不同区域DC信息的重要程度差异进行相似性度量,进而实现关键帧提取。实验证明,该算法较之传统算法,在查全率和检索时间两项指标上均有显著改善,尤其适用于新闻纪录片、电影片等局部运动较为剧烈的视频序列。     

MPEG-2节目流分析及解复用器设计

在多媒体应用中,为满足不同的应用需求,常需要对若干路音视频基本流进行系统复用,而要完成复合系统流的解码并播放又需对其解复用,因而进行码流的分析十分必要。MPE6—2系统标准作为业界遵循的规范,有传输流和节目流两种编码形式,与固定长度包结构的传输流不同,节目流包长可变,通过对MPE6—2标准的研究并结合实际节目流的比特流结构分析,实现了节目流解复用器的软件编程,应用于系统的分析和测试中。     

Reduction of discrete cosine transform/ quantisation/inverse quantisation/inverse discrete cosine transform computational complexity in H.264 video encoding by using an efficient prediction algorithm

This study develops a novel prediction algorithm to effectively save the computational complexity of discrete cosine transform (DCT), quantisation (Q), inverse Q (IQ), and inverse DCT (IDCT) in video encoding for H.264 applications. Based on the DC value of the DCT coefficients that is equal to the sum of residual data in the 4times4 sub-macroblock (sub-MB), a mathematical model is built to develop a prediction algorithm for reducing the computations in the DCT/Q/IQ/IDCT process. Experimental results and comparisons demonstrate that the proposed prediction algorithm significantly reduces the encoding time while incurring little additional overhead, and lowers the bit rate with little peak signal-to-noise ratio degradation.     

ReSSIM: a mixed-level simulator for dynamic coarse-grained reconfigurable processor

This paper proposes a mixed-level simulator for dynamic coarse-grained reconfigurable processor(CGRP),called ReSSIM(reconfigurable system simulation implementation mechanism),and the corresponding simulation tool-chain,including task compiler,profiler and debugger.A generic modeling methodology supporting convenient extension of on-chip modules is also proposed.In order to explore the details of the interested modules while maintaining reasonable simulation speed,RCA(reconfigurable computing array),the key reconfigurable device in ReSSIM,is modeled on cycle-accurate level,while the other modules are modeled on transaction level.The typical parameters of RCA are scalable and adjustable,which helps the architects to explore the massive details of the reconfigurable device.Experiment shows that simulation speedup achieved ranges from 9.26× to 18.39× compared with VCS(Synopsys verilog compiler simulator) when running three computingintensive kernel tasks of H.264 decoding algorithm-IDCT(inverse discrete cosine transform),deblocking and MC-chroma(motion compensation).Simulation speed for a set of real applications,such as MPEG4,G.729 and EFR,is 35× slower than the corresponding native executions(i.e.measured from the real chip).And the relative simulation errors are 11% less than the measured IPC(instructions per cycle) of the real chip.     

一种从MPEG视频流中快速分割镜头的算法

镜头分割算法是实现视频检索的关键，本文提出一种针对MPEG视频流的快速分割镜头的算法，介绍了该算法的基本原理与实现过程。该算法利用压缩视频中的可用信息，通过计算帧的内编码宏块数量的比例作为是否需要进行镜头分割判别的标识，进而计算MPEG视频流B帧各宏块编码类型来检测发生镜头分割的帧住置，并进行了相关的实验。实验
结果表明，该算法能快速有效地检测镜头分割，且计算量较小。     

基于DCT压缩域的图象字符定位

为了能够利用图象中所含的文字信息来进行图象的快速高效浏览检查，其中，快速字符定位是很重要的工作，为此设计了一种直接在图象压缩域中进行字符定位的方法，该方法主要是利用图象中字符纹理所具有的方向性特点，首先直接在DCT域中提取字符的横向、竖向、斜向纹理的方向信息，然后根据各自的阈值把字符区域从图象背景中分割出来，在处理过程中，用形态滤波的方法可有效地消除噪音点，该算法可直接处理JPEG、MPEG等以DCT为编码基础的压缩数据，仅需少量的解码过程（Huffman解码）即可完成字符定位，因此要处理的数据量较少，用该算法既提高了处理速度，又减少了对计算机资源的需求，试验结果表明，此方法具有较高的准确率。