基于SRT算法的单精度浮点除法器

采用VHDL语言,在FPGA上实现了单精度浮点除法器的设计,通过采用SRT算法、SD表示法、常数比较法以及飞速转换法,进一步提高电路的运算速度。使用NC-sim和Maxplus2仿真软件进行前仿真和后仿真,使用Synplify进行逻辑综合,采用EPF10K40RC208-3芯片,对除法器进行了仿真。     

一种密钥可配置的DES加密算法的FPGA实现

在传统的DES加密算法的基础上,提出一种对密钥实行动态管理的硬件设计方案,给出了其FPGA实现方法。通过对DES加密原理的分析,利用其子密钥的生成与核心算法相关性较弱的特点,对密钥进行重新配置。DES算法采用资源优先方案,在轮函数内部设置流水线架构,提高了整体处理速度;在FPGA上实现轮函数和密钥变换函数独立运算,减少了相邻流水线级间的逻辑复杂度,从而实现了DES算法在FPGA条件下的重构设计。最终通过对设计结果的功能仿真和测试分析,论证了整个设计的正确性。     

基于混沌S盒的无线传感器网络分组加密算法

针对无线传感器网络中现有的分组加密算法的优缺点,根据无线传感器网络安全需求提出了一种基于混沌S盒的分组加密算法。主要利用了混沌的非周期性、不可预测性等相关特性生成随机数,利用随机数设计对应的S盒,通过统计性检测对其安全性进行分析,并通过能耗仿真对其可用性进行分析,与RC5、RC6加密算法进行比较,结果表明该算法在无线传感器网络加密算法中有一定优势。     

DES算法原理及其FPGA实现

DES(数据加密标准)是最常用的加密算法之一,自诞生至今一直被广泛应用于各个行业领域.为了深刻理解DES算法的运算过程和实现方法,在详细讨论F函数和S盒这两个关键因素的基础上,利用Minx公司的综合开发工具ISE和Spartan3 E FPGA等工具,设计了FPGA与PC机的申口通讯,完成了DES算法在FPGA中的正确实现,并采用软件仿真和硬件实现得出了实验结果,给出了DES算法在FPGA中的资源利用情况.通过实验结果和资源利用率验证了DES算法的功能及其在低端FPGA上的实用性.     

硬盘数据加密系统的设计及其FPGA实现*

阐述了已研制成功的基于FPGA芯片的硬盘数据加密系统。采用FPGA设计技术,设计了支持常用对称加密算法（DES ,3DES,AES）和用户自主开发的各种对称加密算法的硬盘数据加密系统。实现了一种基于FPGA芯片的直插型硬盘数据加密卡,其对DES算法的加/解密速度达到了200Mbps。     

一种SMS4加密算法差分功耗攻击

针对SMS4加密电路,采用差分功耗分析攻击方式进行密钥破解.该攻击方法是一种典型的加密芯片旁路攻击方式,其理论基础为集成电路中门电路在实现加密算法时的物理特征、功耗模型及数据功耗相关性.结合中国第一个商用密码算法SMS4,详细介绍了针对SMS4加密系统进行差分功耗分析攻击的设计与实现.开发了相应的仿真实验验证平台,实验验证成功破解了SMS4加密算法的密钥,从而给SMS4加密算法研究者提供了有益的安全设计参考.实验表明,未加防护措施的SMS4加密系统难以抵御差分功耗分析的攻击.     

面向安全与加密应用的定制指令设计

为设计灵活高效的安全加密处理器件,提出一种多目标联合定制指令设计方法。该方法通过挖掘加密算法之间的公共频繁计算模式,提高定制指令的适应性。采用该方法对DES、AES、Blowfish、RC4和MD5等主流加密算法进行实验,结果表明其能有效完成定制指令设计,指令集扩展后,5种算法获得了41.9%~63.6%的性能提升。     

基于FPGA的DES加密算法的实现

介绍了DES算法的基本原理与加密过程,给出了基于FPGA的DES算法的硬件实现,并且用Quanus Ⅱ实现了模块仿真,验证了DES加密算法。     

RFID标签加密算法设计及FPGA实现

为提高超高频射频识别(RFID)系统的安全性,需在RFID标签芯片中集成必要的加密算法.为此,通过分析Grain-128加密算法的工作原理和在实际应用中的使用方法,设计算法的硬件架构,并采用VHDL语言编写,在现场可编程门阵列(FPGA)芯片上进行实现.实验结果表明,该算法共需384个时钟周期产生可供加解密的密钥流,仅占用54个Slices的FPGA逻辑资源,可用于在RFID标签芯片中进行安全加密.     

基于无线网络安全WEP协议的探究

在分析有线等效私密(WEP)算法固有缺陷的基础上,研究了RC4加密算法的缺陷和WEP协议对RC4加密算法的误用,对基于WPA协议的TKIP算法在安全性上作了改进,提高了无线局域网的数据安全性能。     

Zynq芯片的三维视频混沌保密通信系统设计

本文基于具有FPGA+ARM架构的Zynq芯片,提出了一种新的实时视频混沌保密通信系统的设计方案.阐述了一种三维视频混沌加密算法的原理并且加以应用,详细介绍了系统设计方法和软硬件实现过程.利用Zynq的FPGA资源实现视频的采集和显示,ARM处理器实现混沌加密与解密和网络收发功能.最终在局域网内实现了视频的实时采集加密和自同步解密,获得了良好的安全性和实时性,为混沌保密通信的应用提供了新方向.     

一种混沌伪随机加密算法的FPGA设计

目前，多数基于混沌加密的实现方案局限于软件领域（该领域下数据是串行处理的），然而当吞吐量和安全性成为主要问题的时候，硬件实现更优越。根据目前的混沌伪随机位序列发生器的并行加密算法，本文介绍该算法的FPGA设计方案。     

基于网络的语音加密通信系统设计

主要介绍应用声码器基于网络系统设计的语音加密通信系统方案,给出了硬件系统组成结构.在对加密算法实现过程进行可行性研究和分析的基础上,阐述了应用ADPCM编码调制技术和UDP协议进行网络环境下实时多点语音通信的方法.给出了编程方法说明实现过程.     

FPGA implementation of a run-time configurable NTT-based polynomial multiplication hardware

Multiplication of polynomials of large degrees is the predominant operation in lattice-based cryptosystems in terms of execution time. This motivates the study of its fast and efficient implementations in hardware. Also, applications such as those using homomorphic encryption need to operate with polynomials of different parameter sets. This calls for design of configurable hardware architectures that can support multiplication of polynomials of various degrees and coefficient sizes.In this work, we present the design and an FPGA implementation of a run-time configurable and highly parallelized NTT-based polynomial multiplication architecture, which proves to be effective as an accelerator for lattice-based cryptosystems. The proposed polynomial multiplier can also be used to perform Number Theoretic Transform (NTT) and Inverse NTT (INTT) operations. It supports 6 different parameter sets, which are used in lattice-based homomorphic encryption and/or post-quantum cryptosystems. We also present a hardware/software co-design framework, which provides high-speed communication between the CPU and the FPGA connected by PCIe standard interface provided by the RIFFA driver [1]. For proof of concept, the proposed polynomial multiplier is deployed in this framework to accelerate the decryption operation of Brakerski/Fan-Vercauteren (BFV) homomorphic encryption scheme implemented in Simple Encrypted Arithmetic Library (SEAL), by the Cryptography Research Group at Microsoft Research [2]. In the proposed framework, polynomial multiplication operation in the decryption of the BFV scheme is offloaded to the accelerator in the FPGA via PCIe bus while the rest of operations in the decryption are executed in software running on an off-the-shelf desktop computer. The hardware part of the proposed framework targets Xilinx Virtex-7 FPGA device and the proposed framework achieves the speedup of almost 7 ×  in latency for the offloaded operations compared to their pure software implementations, excluding I/O overhead.     

可重构系统中软硬任务划分方法研究

软硬件任务划分是可重构系统开发过程中的重要设计步骤,其划分结果直接影响到可重构系统的性能。目前的软硬件任务划分技术大多只考虑了对应用程序或算法的划分结果,忽略了FPGA在配置和通信时的开销,从而导致实际应用效果不理想。介绍了一种基于性能评估的软硬件任务划分方法,即通过对FPGA计算开销、配置开销、通信开销的预评估测试,结合改进的模拟退火算法得出可重构系统中的软硬任务划分结果。实验结果表明,该划分方法具有较好的划分效果和算法收敛速度。     

无线传感器网络轻量级数据加密机制设计

针对无线传感器网络处理能力、存储空间、能量等有限的特点,设计了轻量级数据加密机制。该机制对RC6算法进行了改进,添加了"对称层"运算,使改进后的RC6算法在运算工作量变化不大的情况下,硬件实现更加容易,硬件资源消耗更小。为进一步提高密文的安全性与数据加密强度,使用双密钥对明文进行两级加密,并引入了随机密钥管理机制,使网络节点每次加密时都能使用不同的密钥,提高了密钥的安全性。数据加密机制还使用了节点ID认证、带有身份标识的密钥池认证等多种安全认证机制来阻止非法节点的接入。实验基于低功耗Cortex-M3内核的控制芯片搭建无线传感器网络节点硬件平台,设计了通信协议,并在硬件平台上移植与实现了该机制。实验结果表明,该加密机制能够很好地在低功耗平台上运行。     

基于FPGA的2FSK解调的优化设计和实现

频移键控（FSK）信号广泛应用在通信系统中,软件无线电的高速发展,为FSK解调算法的硬件实现提供了便利。基于FPGA技术,采用VHDL实现FSK解调算法,结合一些先进的EDA工具软件,大大缩短了设计周期,具有较高的灵活性、可编程性和开放性。     

基于MEMS强链的移动硬盘加密系统设计和FPGA实现

设计实现一种新型加密系统--基于MEMS强链的移动硬盘加密系统,具备使用物理密钥的安全身份认证和先进的加密算法.根据ATA协议,该系统利用FPGA硬件加密方法实现数据透明加密和流水线操作来达到高吞吐率.利用现代数据加密技术,提出一种既适用于常用对称加密算法,又适用于用户自主开发的对称加密算法的数据流硬件加密逻辑结构.     

基于3DES算法的电话加密研究及其FPGA实现

针对通信安全性问题，分析了三重数据加密的密钥保管问题和语音加密的实时处理技术，提出了将算法移植到电话中加密语音信号的系统结构并进行了硬件设计。开发了加密运算的软件功能模块，并将算法模块移植到现场可编程门阵列中，在公用电话网上试验成功。研究表明,该加密功能模块可用于点对点的语音通信和其他低速率数据通信模型。     

基于FPGA的可加密USB存储设备设计

基于FPGA的可加密USB存储设备的设计过程,介绍了FPCA芯片EP1C3T100、USB接口芯片AU6983等各个模块的功能及硬件电路设计。对AES加密算法作了详细说明,并对硬件FPGA实现进行了设计和优化。该设备由FPGA芯片通过硬件来完成数据加密过程,由高速传输总线进行数据传输。具有实时性好、安全性高等优点。