成像声纳动态聚焦算法研究与FPGA实现

针对多波束成像声纳实时获取水下目标精细二维声图像的要求,提出了一种可动态聚焦的波束形成算法及其FP-GA实现.通过对波束通带、过渡带、阻带范围的动态调整,显控终端利用凸优化的方法实时计算出最优的加权系数并通过千兆网络下发至声纳湿端设备,在Xilinx公司的VIRTEX-6 VLX550T FPGA上实现可动态聚焦的波束形成算法,并将波束数据上传至干端PC进行成像显示.本文设计的方案在已有目标定位的基础上,实现了精细成像.     

基于分级波束形成的三维声纳系统设计

针对三维声纳波束形成海量运算造成硬件系统复杂难以实现的问题,设计了基于分级波束形成的三维声纳系统。系统基于大规模(48×48)换能器接收基阵,采用分布式现场可编程门阵列(FPGA)结构实现两级波束形成,所需计算量相比传统波束形成减少九成。该算法经Matlab仿真验证了其合理性,系统样机经水下试验证明:在水平50°垂直50°覆盖角的观测范围内,实现角度分辨率达到0.39°,距离分辨率达到2cm的三维成像。     

水下三维场景实时成像系统

针对目前水下三维声纳实时成像系统前端信号通道多、波束形成计算量大的问题,提出一种基于现场可编程门阵列（FPGA）的水下三维场景实时成像系统。采用FPGA阵列控制多路信号同步采样,优化波束形成算法对海量数据进行并行处理,同时利用嵌入式处理器PowerPC控制系统,最终由主控PC完成三维图像实时显示。实验结果表明,该系统能够在水下200m的范围内实现分辨率为2cm的三维成像,三维图像刷新率可达20帧／秒。     

多波束视频信号模拟器的设计

为模拟雷达回波信号,验证波束形成情况,研究了雷达视频信号模拟器的体系结构、功能,给出了一种可实时模拟多路目标回波的雷达信号模拟器的实现方案。重点介绍了系统的硬件电路及其实现,叙述了多波束模拟的原理。该模拟器应用了DDS(直接式数字合成)和FPGA(现场可编程门阵列)等技术,具有较好的灵活性和通用性。可完成多波束视频信号产生的要求。     

前视声纳波束形成算法的FPGA实现

前视声纳通道数目多、采样频率高,获取方位和距离信息的运算量大,对信号实时处理能力要求较高.为此,利用现场可编程门阵列(FPGA)内部运算单元以及并行分布式运算结构,对原始图像中的正交下变频和波束形成算法的FPGA实现进行研究.建立前视声纳信号模型,对核心算法进行理论推导,并介绍FPGA实现方案中的难点,给出资源占用情况.通过水池实验和湖上静态实验,验证该算法具有实时运算的正确性.     

成像声纳中多波束形成的FPGA工程实现

提出了一种计算方法简单、计算量小、所需存储量小的近场聚焦多波束形成的高速FPGA实现方法,用于成像声纳中高精度、高覆盖、高波束数的多波束形成。本方法基于180阵元均匀半圆阵,通过阵元等效弦的转动,仅采用6组加权系数矢量即可在90°范围内产生540个波束,使存储量降低了两个数量级,从而有效降低对硬件存储资源的要求。该系统工作在270 MHz,通过乒乓操作实现数据不间断的输入/输出,从而提高速度;通过多通道多系数复用乘法器和流水并行技术,仅采用24个乘法器完成了540个波束的实时产生,实现了8 190倍复用。     

多波束声纳图像处理关键技术的研究

海底地形地貌探测是海洋资源开发和工程建设的基础,多波束声纳图像是反映水下地形地貌的重要手段,对其处理技术的研究具有重要意义。文中介绍了多波束声纳图像的形成原理及其特点,分析了影响多波束声纳图像的主要因素,从回波强度数据修正、声纳图像的生成和声纳图像改正三个方面,对多波束声纳图像处理的关键技术进行了详细介绍。总结和分析了目前国内外多波束声纳图像主要处理技术的研究现状和发展趋势,提出了研究多波束声纳图像处理技术的若干建议。     

水下便携式三维声纳实时成像系统设计

针对传统三维声纳装置体积庞大、设备沉重,在水下难以灵活作业的问题,设计了水下便携式三维声纳实时成像系统。通过现场可编程门阵列（ FPGA）控制多路信号同步采样,优化波束形成算法大幅提高声纳信号处理速度,同时采用基于低功耗的数字媒体处理器以并行处理方式实时完成三维建模和图像显示。实验结果表明：系统续航时间可达4 h,水下零重量,可在40 m范围内实现角度分辨率1.2°的三维成像,图像刷新率可达25帧/s。     

基于FPGA的成像声纳FFT波束形成器设计

针对成像声纳波束形成器的特点,设计了一种基于FPGA的FF波束形成器.整个系统采用Altera公司的DSP Builder构建,FFT波束形成器采用基2-512点DIT-FF算法,并使用流水线技术、乒乓操作.在Altera StratixII FPGA EP2S90F78414硬件平台上测试,30 MHz系统时钟,在1...     

声纳自适应波束形成器的集成化实现

研究声纳系统自适应波束形成器的集成化实现技术，采用现场可编程门阵列（ＦＰ－ＧＡ）器件，对ＲＭＧＳＥＦ自适应算法的Ｓｙｓｔｏｌｉｃ处理阵列完成了单片化集成。电路设计过程中根据ＦＰＧＡ器件内部结构特点，对电路结构形式进行了优化。该系统具有很高的运算性能又具有体积小、重量轻、可靠性高的优点，对实时信息处理系统的小型化研究具有参考价值。     

一种基于PC机的高速16位并行数据采集接口

介绍了一种在PC机上实现的高速16位并行数据采集接口。该接口由高速光电隔离电路,双端口FIFO存储缓冲器电路及由FPGA芯片构成的计算机接口逻辑与控制电路等组成。该接口电路将终端显示处理系统与前端数据处理系统通过光电耦合器隔离开来,避免了它们之间的相互干扰,较好地解决了16位并行数据高速传输中存在的电磁干扰问题和大数据量实时有效传输问题。采用现场可编码门阵列FPGA芯片,使硬件设计软件化,既实现了复杂逻辑功能设计,又减少了硬件电路规模,提高了系统的可靠性,在雷达、声纳等复杂系统中具有良好的应用价值。     

一种基于FPGA和PCI总线的天文图像实时采集与处理系统的设计

提出了一种基于FPGA和PCI总线的天文图像实时采集与处理系统设计;其包括硬件结构、FPGA数据获取和传输逻辑.该系统能够在FPGA中实现对最高峰值是660 MB/s,均值为200 MB/s,帧速率是2500 帧/s的高速CMOS相机天文图像数据的实时采集和处理,并由桥接芯片PCI9656通过PCI总线传输给PC机进行进一步处理.     

基于FPGA的视频采集及转换系统设计

基于数字图像处理技术和FPGA（现场可编程门阵列）技术,针对高精度单色CCD视频传感器1010_M的输出规范,结合高速视频接口标准的需求,设计并实现了一种视频采集及转换系统。系统重点介绍了视频采集及转换系统硬件电路结构,软件设计流程,主要相关电路设计和FPGA逻辑设计,并给出测试结果。     

一种隔离型数据采集系统的设计与实现

介绍了一种低噪声的隔离型数据采集系统的设计方法,该方法可使电路的信噪比大幅提高。系统采用FPGA为控制芯片,以LAN为接口实现FPGA和主机之间的数据通信。应用数字隔离技术,通过软、硬件的结合,实现了对模拟信号的数据采集功能,并介绍了该系统的结构和硬件关键电路模块,详述了数字隔离在数据采集系统中的作用和意义,分析了软件工作流程。结果表明,该系统实现了电力参数的采集和LAN通信,具有高精度、高可靠性和抗干扰能力强等优点。     

基于FPGA的数字复接器的设计

本文提出了基于FPGA技术实现数字复接系统的设计方案。并介绍了有代表性的较简单的四路同步复接器系统总体设计。硬件电路调试证明，该方案是行之有效的。     

嵌入式全景视觉实时目标识别

在嵌入式系统中,使用鱼眼镜头实现全景视觉,完成实时目标跟踪工作.采用FPGA+DSP+PC的硬件系统架构作为识别器,使用SAA7113H芯片采集图像,再由FPGA将采集后的图像存入到SRAM,因为使用鱼眼镜头采集后的图像是畸变的,所以采用FPGA对图像进行矫正,运用Freeman链码进行目标识别,尤其是对直线的识别,这些工作都需要大量的计算,高效的FPGA和Altera公司提供的IP核,加快目标识别速度,以达到目标跟踪的目的.     

基于FPGA的中频数字接收机设计与实现

介绍一种基于FPGA的中频数字接收机的设计与实现,给出系统实现的总体方案,并阐述各部分硬件电路的设计。重点对FPGA内部各主要功能模块做详细阐述,对各个模块的设计方法以及实现过程进行细致描述,给出各模块的具体实现的顶层文件,并对系统功能扩展做简要说明。     

基于SoPC的嵌入式文字识别系统设计

设计了一种基于SoPC的嵌入式文字识别系统。在FPGA平台下,基于SoPC框架搭建软硬件协同系统,设计硬件电路完成文字图像的采集和预处理,嵌入Linux系统,使用其下的识别引擎完成文字图像的识别。采用Altera公司的SoPC builder构建系统框架,Quartus II完成硬件电路的设计,在宿主机Linux环境下完成了软件部分的交叉编译并嵌入到FPGA平台。整体设计在DE2-70开发板上完成了系统验证。     

基于FPGA的小型星载非制冷红外成像系统设计与实现

根据内编队重力场卫星红外成像工作环境的温度要求,选取了非制冷长波红外焦平面阵列探测器——UL03162,并在此基础上进行了系统的软硬件设计。硬件电路采用了模拟电路和数字电路分离设计方案,以减小电路噪声对红外图像的影响。在系统实现上,以内嵌MircoBlaze微处理器FPGA为主处理器,通过编程实现了图像数据的获取、处理和输出以及整个系统各模块的综合管理,提高了系统的集成度和稳定性。     

基于DSP的图像处理系统的应用研究

本文介绍了一种基于FPGA＋DSP结构的具有通用性、可扩充性的高速数字图像处理系统硬件平台。重点介绍了以高速数字信号处理器TMS320DM642和可编程逻辑器件XC2S300E为核心的图象处理系统的硬件实现方案以及通过DSP对FPGA芯片的动态配置来实现软件控制的设计思路。